基于AD9626的高速模拟信号采集设备设计
基于ADS8556的六通道高速数据采集系统设计_李晓菲
本设计将A D C的操作映射为D S P 中对地址空间的读操作。2812通过对 不同地址的读取来向E P M240T发送指 令，E P M240T通过片选端和地址线译 码来执行相应的功能。以下为主要的3 种指令的地址映射。 #d e f i n e A D_s t a r t
图4 2812与IS61LV25616接口连接电路
将2812的地址线X A0、X A1、 X A2和/X C S0分别连接至E P M240T 的I O口上。/X C S0对应的地址映射为 0x002000-0x003F F F，2812对这个区 域的地址进行访问时，相应片选端/ X C S0被置为低电平，地址线上出现 所要读取或者写入的地址。为了节省 映射空间，本文设计通过E P M240T对 /X C S0和X A1、X A2进行地址译码来 实现对A D S8556的控制。A D S8556的 片选信号/C S、复位信号/R S T分别 连接到E P M240T的I O口上，3通道组 的启动转换信号C O N V_X连接到一起 并和EPM240T的IO口连接，用来启动 6通道的同步转换。2812的外部中断 I N T1连接B U S Y信号，单次转换结束
图6 EPM240T内部模块 图5 2812软件流程图
>
S E C T I O N(A D_D A T A_C H2,".a d_ data_ch2") u n s i g n e d i n t A D_D A T A_ CH3[20000]; # p r a g m a
本文选择I S61L V25616作为数据 存储器，它是一个高速的S R A M，由 高性能C M O S技术制造而成，供电电 压为3.3V，其空间大小为256K×16。 I S61L V25616与2812的接口电路如图 4所示，/C E片选信号引脚接2812的/ X C S6片选信号，其映射地址空间范 围为0x100000!0x180000；/O E、/ WE为低电平有效，分别与DSP的读写 引脚相连接；地址线A[17:0]与2812地 址线X A[17:0]相连，16位数据总线与 D S P的X D[15:0]数据总线连接，完成
基于AD9226的数据采集板设计与实现
系 统 能 够 在 复 杂 的工 作 环 境 下 完 成 数 据 采 集 ， 并具 有在 ４ ０ Ｍｓ ｐ ｓ 的采样率下的 ０ ． １ 的 采 样 精 度 。对 采 集 板
的 电磁 兼 容 、 布 局 布 线 等 技 术 要 点 进 行 了分 析 。
关键词 ： 数 据 采集 ； ＡＤ ９ ２ ２ ６ ；电路 板 ；电磁 兼 容
随着 电子 技 术 的发 展 ， 具 备 高 速 率 采 样 的 ＡＤＣ 大量 涌 现 ， 呈 现 出速 度 更 快 、 通道更多 、 数 据 量 更 大 的 发展 趋势 ［ １ ］ 。美 国 ＡＤ Ｉ （ Ａｎ ａ ｌ ｏ ｇ Ｄｅ ｖ ｉ ｃ ｅ Ｉ ｎ ｃ ． ） 设 计 生 产 的模 数 转 换 器 应 用 广 泛 ， ＡＤ９ ２ ２ ６就 是 其 中 一 款 。 该 器件 具 备 １ ２位 采 样 精 度 ， 采样速率高达 ６ ５ Ｍｓ ｐ ｓ ， 同时 具有 功耗 低 、 尺寸小、 价 格 低 等 诸 多优 点 ， 广 泛应 用 于 仪器 仪表 、 通信、 信号处 理 等领 域 － ４ ］ 。
Ｔｈｉ ｓ ｓ ｙ ｓ ｔ ｅ ｍ ｃ ａ ｎ ｃ ｏ ｍｐ ｌ ｅ ｔ ｅ ｔ ｈｅ ｄａ ｔ ａ ａ ｃ ｑｕｉ ｓ ｉ ｔ ｉ ｏｎ ｉ ｎ ｔ ｈ ｅ ｃ ｏ ｍ ｐｌ ｅ ｘ ｗｏ ｒ ｋｉ ｎ ｇ ｅ ｎ ｖｉ ｒ ｏｎｍ ｅ ｎ ｔ ａ ｎｄ ｈ ａ ｓ ａ ｓ ａ ｍ ｐｌ ｉ ｎ ｇ ａ ｃ ｃ ｕｒ ａ ｃ ｙ
Ａｂ ｓ ｔ ｒ ａ ｃ ｔ ：Ｔｈ ｅ ｐ ｅ ｒ ｆ ｏ ｒ ｍａ ｎ ｃ ｅ ｃ ｈ ａ ｒ ａ ｃ ｔ ｅ ｒ ｉ ｓ ｔ ｉ ｃ ｓ ｏ ｆ ｔ ｈ ｅ ＡＤ９ ２ ２ ６ ｈ ｉ ｇ ｈ ｓ ｐ ｅ ｅ ｄ ａ ｎ ａ ｌ ｏ ｇ － ｔ ｏ — ｄ ｉ ｇ ｉ ｔ ａ ｌ ｃ ｏ ｎ ｖ ｅ ｒ ｔ ｅ ｒ ａ ｒ ｅ ｉ ｎ ｔ ｒ ｏ ｄ ｕ ｃ ｅ ｄ ｉ ｎ ｄ ｅ ｔ ａ ｉ １ ａ ｎ ｄ ｔ ｈ ｅ ｐ ｒ ｉ ｎ ｔ ｅ ｄ ｃ ｉ ｒ ｃ ｕ ｉ ｔ ｂ ｏ ａ ｒ ｄ ｂ ａ ｓ ｅ ｄ ｏ ｎ ｔ ｈ ｅ ＡＤ９ ２ ２ ６ ｈ ｉ ｇ ｈ ｓ ｐ ｅ ｅ ｄ ａ ｎ ａ ｌ ｏ ｇ － ｔ ｏ — ｄ ｉ ｇ ｉ ｔ ａ ｌ ｃ ｏ ｎ ｖ ｅ ｒ ｔ ｅ ｒ ｉ ｓ ｄ ｅ ｓ ｉ ｇ ｎ ｅ ｄ ．
基于ADS8556的六通道高速数据采集系统设计
（ ） ，６ 模拟输入组成３ ＡＤ ｃ 个 个通道 １ ６ ￣ 个ＡＤＣ使用 同一转 换信号 ，就 可 的稳 定调节 。就 驱动能 力 、噪 声和偏 １ １
组 ，这 些 通 道 组 可 以 并 行 采 样 ，保 留 以 对 ６ ＡＤ Ｃ进 行 同 步 采 样 。选 择 移 性 能 而 言 ，ＴＩ ０ＰＡ２ ｌ 可 达 到 个 的 ２１ 了 信 号 的 相 对 相 位 信 息 。独 立 的 转 换 ＡＤＣ在 ＣＯＶ Ｘ的上升沿 置为保持 模 确保 高输入 信号 质量所 必需 的诸 多要 —
种 基 于 ＤＳＰ ＋ＣＰ ＬＤ 的 高 速 信 号 采 式 或软件 模式 ，硬件 模式 下 ，器件功 片选 信号／ 先置低 ，读 信号／ ｃＳ ＲＤ每
集系统 ，选用ＤＳ 芯片ＴＭ￥ ２Ｆ ８ ２ 能 通 过 引 脚 接 口配 置 ；软 件 模 式 下 ， Ｐ ３ ０ ２ １ （ 以下 简称２ １ ）作为 核心处 理器 ， ８２
１２ ／Ｓ ．６． ，转 换结 束ＢＵＳ ｔ Ｙ信 号 返 回低
Ｙ信 号 的 下 降 沿 触 发 ＡＤＣ 度 高 、 速 度 快 的 要 求 ，ＣＰＬＤ 有 内 最 大 输 入 电压 可 以 达 到 ± １ Ｖ，其 电平 。ＢＵ Ｓ 具 ２
部延 时小 、速度快 、全部 逻辑 由硬件 中Ｖ 为 内部参 考 电压 ，可取２．Ｖ或 的跟 踪 模 式 ，通 过 １ 位 并 行 接 口从 输 ５ ６ 完成等 优 点 ，因此 ，本 系统设计 了一 ３．Ｖ。ＡＤ￥ ５ ６ ０ ８ ５ 可以 工作在 硬件 模 出寄 存 器将数据 读 出。读取 数据 时 ，
变低一次 ，ＤＳ 从 １位 总线上读取 １ Ｐ ６ 个
功 能设 置将只 能通过 其内部 ３ 位 控制 通 道 的 数 据 ，需 要 读 取 ６ 将 ６ 道 数 ２ 次 通
基于AD9226的FPGA高速数据采集电路设计
2021.11设计研发基于AD9226的FPGA高速数据采集电路设计钱素琴，孙悦(东华大学,上海，201620)摘要：本文对12位精度、65Msps釆样率的高速模数转换器AD9226进行了介绍，在此基础上提出了高速数据釆集电路的设计方案，主要是在AD转换电路的基础上提供了相应的电位移动及其衰减电路和电源电路。
最后结合FPGA硬件编程对双通道的高速数据釆集系统进行测试,成功釆集到了50Msps的数据，验证了该方案的可行性。
关键词：AD9226；高速数据釆集；电路设计；FPGADesign of FPGA high-speed data acquisition circuit based on AD9226Qian Suqin,Sun Yue(Donghua University,Shanghai,201620)Abstract：This paper introduces AD9226,a high-speed analog-to-digital converter with12bit accuracy and65Msps sampling rate.Based on this,a design scheme of high-speed data acquisition circuit is proposed,which mainly provides the corresponding input attenuation circuit and power supply circuit on the basis of AD conversion circuit*Finally,combined with FPGA hardware programming, the dual channel high-speed data acquisition system is tested,and the data of50Msps is collected successfully,which verifies the feasibility of the scheme.Keywords:AD9226;high-speed data acquisition;circuit design;FPGAo引言在科学技术研究和工业生产的各行各业中，数据采集处理系统应用广泛,如文献1将其应用在箭载测控系统中［1］,文献2将其应用在套管井超声成像系统中［2］等。
基于AD9626的高速模拟信号采集设备设计
基于 Ａ ９２ 的高速模拟信号采集设备设计 Ｄ ６６
杨 洋
［ 摘 要 ］ 文章介 绍高速 Ａ ｃ Ａ ６６的功能 ， 细说 明使 用 Ｆ Ｇ Ｄ Ｄ９ ２ 详 Ｐ Ａ来控制 Ａ ６ ６构成高速、 Ｄ９２ 高精度模拟信号采
集设 备 的设 计 方 法 ， 给 出具 体 实现 的 设 计 方案 和 设 计 过程 。 并
高速模拟信号采集设计提供 了简便易行可靠的方
案。
Ａ ９２ Ｄ ６６有 ２个 ｌ ２位并行数据输 出接 口， 端 Ａ ９２ 过 Ｆ Ｄ （Ｒ Ｎ 粕ｅＤ ｔＰｒ） Ｐ Ｐ Ｆ Ｏ ＴＰ ｌ ａ ｏｔ总线 将 采 集 的数 口 Ａ输 出 口和端 口 Ｂ输 出 口。 Ｄ ６６在正常工作 ａ 每个时钟周期进行一次 ＡＤ变换 ， ／ 在时钟信号 据发送出去。设备中的模拟信号采集与数据传输 时， 独立于微机的 Ｃ Ｕ Ｐ ，从而大大地提高 了模拟信号 的上升沿对输入的模拟信号进行采样 ，通过芯片 内部缓冲、 采样保持器和编码后 ， 转换得到的数字 的采样精度和传输速度 。
［ 关键词］ ＡＤ ６ ６ 高速模拟信号采集 ：Ｐ Ａ ９２ ； ＦＧ ［ 作者简介］ 杨洋， 中国电子科技集 团公司第三十四研 究所 ， 究方向： 研 数据通信 ， 广西 桂林 。４ ０４ ５ １ ０ ［ 中图分类号 ］ Ｐ ９ ． Ｔ ３１ ９ ［ 文献标识码 ］ Ａ ［ 文章编号］１ｏ — ７３ ２ ０ ）ｏ ｏ３ — ｏ ２ ｏ７ ７ ２ （ ０８ １— ｆｏ ｏ０ ）
ＣＢ Ｓ 芯片串行 口选择引脚
一
信 号 通 过上 电复 位 信 号 来 实 现 ，它用 来 控 制 集 ， 延迟计数 （ 通过设定的延迟采集时间和计数时 Ａ ９ ２ 的开 ／ 。 Ｄ ６６ 关 钟周期计算可得 ）结束后 由 Ｆ Ｇ Ｐ Ａ输 出指定长度 采样时钟包括 内、 时钟两种模 式 ， 外 内时钟由 （ 通过采样点数和采样时钟周期计算可得 ） 的写使 板上具有高稳定度的温补 晶振提供 ，板上晶振输 能信号给 ＦＦ ，ＩＯ在写使能有效 的情况下开始 ＩＯ ＦＦ 出信号为 １Ｏ Ｈ 的正弦波。由于内、 ７Ｍ ｚ 外时钟都是 存储前端 Ａ ９ ３ 采集 的模拟信号 。 Ｄ ４０ 同时 Ｆ Ｇ Ｐ Ａ通 单端输入 ，因此需要进行 Ｔ 变换之后 才能作为 厄 Ａ ９２ Ｄ ６６的采样时钟 ，厄 变换采用 ｓｎ嘲， ｍ 公 Ｔ ｙｅ ｓ ｉ ｅ 司 的 ｓ ｏＥ ｌＬ芯 片来实 现 。 Ｙｌ０ Ｌ ５ （ ） 据缓存 电路 一 数 过判断 兀Ｆ Ｏ的空标志位来 实现数据 的处理和发 送。 ＨＦ 当 Ｏ非空时 ，Ｐ Ａ开始读取 ＦＦ Ｆｃ Ｉ０的数据 ，
一种基于AD9266和AD9361的卫星中频信道设计
作者简介:宋颖(1987 ),男,江苏盐城人,工程师,硕士;研究方向:卫星通信技术㊂∗通信作者:朱小流(1980 ),男,河南焦作人,高级工程师,本科;研究方向:卫星通信技术㊂中频信道设计宋㊀颖,朱小流∗(南京熊猫汉达科技有限公司,江苏㊀南京㊀210000)摘㊀要:针对当今卫星通信高集成度和低功耗的需求,文章基于高性能AD 采样芯片AD9266,配合多级放大滤波电路,实现了高灵敏度㊁宽动态范围的卫星中频信道下行接收方案,并基于高性能的AD /DA 芯片AD9361的上行发送通道,结合合适的增益控制和滤波电路,实现了大信号㊁宽电平范围的卫星中频信道上行发送方案㊂关键词:AD9266;AD9361;卫星中频信道1㊀应用背景随着卫星通信技术发展,对设备的体积㊁功耗㊁集成化程度要求越来越苛刻,这必然需要在一个较小的空间同时实现中频下行接收通道和中频上行发送通道,完成AD /DA 的转换;进行数字信号处理,并完成与外部设备的通信交互㊂由于数字电路 0/1 跳变的特性,随着处理频率的提高,其对模拟信号电路的影响越来越大,且不可忽略[1-2]㊂在设计模拟中频通道时,必须采取保护措施,屏蔽来自数字电路的干扰;或采取合理的设计,增强模拟电路自身的抗干扰能力㊂2㊀设计实现本设计可分为中频下行接收通道㊁中频上行发送通道㊁AD /DA 转换电路3部分组成㊂2.1㊀中频下行接收通道能力(1)中心频率:2180~2200MHz,步进100Hz㊂(2)信号带宽:30kHz㊂(3)输入电平:-100~-70dBm㊂2.2㊀中频上行发送通道能力(1)中心频率:1970~2010MHz,步进100Hz㊂(2)输出电平:-15~-15dBm㊂(3)相位噪声:ɤ-60dBc /@100Hz;ɤ-70dBc /@1kHz;ɤ-80dBc /@10kHz;ɤ-90dBc /@100kHz㊂(4)输出杂散:ɤ-70dBc㊂(5)载波泄露:ɤ-40dBc㊂ 2.3㊀AD /DA 转换电路A /D 转换电路由高性能的AD 芯片AD9266实现,D /A 转换由芯片AD9361实现㊂AD9361既能实现A /D 转换,又能实现D /A 转换,但本设计中只使用其D /A 转换部分功能㊂这是由于AD9361的下行接收滤波带宽只有200kHz,而本设中下行接收信号带宽为30kHz,未减小数字信号处理的难度,故未使用AD9361设计下行接收通道㊂本设计在有限的空间内,同时实现了高灵敏度㊁大动态范围的下行接收通道和具有高质量相位噪声㊁杂散㊁载波泄露性能的上行发送通道㊂最小接收电平 -100dBm 和最大输出电平 +15dBm 之间的电平差达 115dBm ㊂这使得本设计具有更广泛的应用范围,可以应用在多种卫星通信环境中,同时也增加了设计的难度㊂3㊀方案原理3.1㊀下行接收通道下行接收通道采用超外差架构技术,主要由放大器㊁数控衰减器㊁混频器㊁锁相本振源㊁声表面滤波器㊁中频放大器和低通滤波器等部分组成[3]㊂来自射频前端组件输入的中频信号,经过放大和滤波后,通过混频器将其搬移至70MHz 处,滤波器带宽为30kHz㊂由于单个声表面滤波器抑制带外干扰能力有限,在本设计中采用了两级级联声表面滤波器抑制带外干扰;混频后通过晶体滤波器和低通滤波器共同抑制本振信号泄露信号和其他干扰噪声;最后经过自动增益控制AGC 电路调整后,将70MHz 低中频信号传送至AD9266转换成数字信号,发送给基带FPGA㊁CPU 等处理㊂下行接收通道方案设计如图1所示㊂图1 下行接收通道方案原理第19期2020年10月无线互联科技㊃通信观察No.19October,2020㊀㊀由于下行接收通道的输入信号最低只有 -100dBm ,因此必须经过足够的放大处理,才能被A /D 转换芯片AD9266处理㊂如果采用一级放大电路,放大倍数必然很大,容易造成自激,故在本设计中采用了多级级联放大滤波的方案,且在硬件设计中每级均用屏蔽罩盖住,以阻止本级电路向外的辐射电磁干扰,并屏蔽外部电磁辐射干扰㊂在上图中每个框均为一级,每级均用屏蔽罩盖住;在混频前有两级,混频后有3级㊂下行接收通道的增益分配如图2所示㊂图2㊀下行接收通道增益分配3.2㊀上行发送通道上行发送通道采用零中频方案,即基带直接调制至中频工作频点,主要由AD9361㊁声表面滤波器㊁放大器和可控衰减器组成㊂AD9361是一款优秀的数模转换芯片,其上行通道中集成了放大器㊁高性能锁相环和IQ 调制/解调器,这无疑减小了设计的复杂度和印制板布局空间需求㊂声表面滤波器用于滤除中频信号带外干扰,使得发送的信号更纯净㊂数控衰减器用于调整发送信号的电平大小㊂上行发送通道方案设计如图3所示㊂图3㊀上行发送通道设计方案㊀㊀因为AD9361集成了小数N 分频锁相环,IQ 调制/解调等功能,因此其电路比下行接收通道简洁得多㊂但是仍然不能忽视最大发送电平 +15dBm 这一指标㊂首先,最大发送电平信号易干扰具有高灵敏度的下行小信号接收通道;其次,要满足这么大的发送电平,必然需要高增益的发送器,处理不好,易产生自激㊂在本设计中上行发送通道采用三级级联放大滤波结构,每级均用屏蔽罩盖住,减少辐射和干扰㊂上行发送通道增益分配如图4所示㊂图4㊀上行发送通道增益分配4㊀结语本文只给出了一路下行接收通道和一路上行通道的设计方案,但该方案的适用范围不仅限于一收一发的应用㊂在实际应用中,采用本设计方案,在190mm ˑ140mm 的印制板上同时实现了3路下行通道和2路上行通道,并具有高速的FPGA,CPU 数字信号处理电路㊂[参考文献][1]张辉,曹丽娜.现代通信原理与技术[M].西安:西安电子科技大学出版社,2013.[2]MITRA S K.数字信号处理[M].余翔宇,译.北京:电子工业出版社,2018.[3]童诗白,华成英.模拟电子技术基础[M].北京:清华大学出版社,2005.(编辑㊀王雪芬)Design of AD9266and AD9361-based satellite medium frequency channel Song Ying,Zhu Xiaoliu ∗(Nanjing Panda Handa Technology Co.Ltd.,Nanjing 210000,China)Abstract :In view of the demand of high integration and low power consumption of satellite communication,this paper designs a downlink receiving scheme of satellite intermediate frequency channel based on high performance AD sampling chip AD9266,multistage amplifier filter circuit,and a uplink transmission scheme of satellite intermediate frequency channel with large signal and wide level range based on high performance AD /DA chip AD9361.Key words :AD9266;AD9361;satellite intermediate frequency channel。
基于虚拟仪器技术的高速多通道信号采集系统设计
基于虚拟仪器技术的高速多通道信号采集系统设计李忠奎【摘要】With the advantage of efficient development and low input cost, the virtual instrument technology is used in the field of dynamic test and controlling more and more abroad. In this article, designed high speed and multi-channel data acquisition system which is used for testing of explosive stress wave is based on virtual instrument technology. It can test 64- channel data in the same time. The sample rate of every channel is1MSPS. By field experiment, we have got effective data.%虚拟仪器技术以其开发高效、投入成本低等优点，在动态测试及控制领域应用越来越广泛。
文中基于虚拟仪器技术设计的的高速多通道信号采集系统，用于爆炸应力波测试，能够同时测试64通道的测点数据，每通道采样速率为1MSPS。
进行现场实验．取得了有效数据。
【期刊名称】《电子设计工程》【年(卷),期】2012(020)012【总页数】3页(P124-125,128)【关键词】虚拟仪器;LabVIEW;PCI66—18A132SSCIM;高速;多通道【作者】李忠奎【作者单位】煤炭科学研究总院,北京100013【正文语种】中文【中图分类】TP391.91986年，美国国家仪器公司首先提出虚拟仪器的概念。
虚拟仪器通过软件将计算机硬件资源(如微处理器、内存、显示器等)与仪器硬件（如A/D、D/A、数字I/O、定时器、信号调理等）有机的融合为一体，大大缩小了仪器硬件的成本和体积，并通过软件实现对数据的显示、存储以及分析处理。
基于AD9680的高速多通道采样板设计
基于AD9680的高速多通道采样板设计作者：李芾来源：《数字技术与应用》2019年第03期摘要：本文设计了一种基于AD9680的高速多通道采样板，通过AD采集雷达信号，将雷达信号通过FPGA存储在DDR3中，FPGA可以调用DDR3中数据进行数据处理，同时采样数据及处理完成数据可以通过光纤接口导出到外部存储设备。
AD9680采样速率可高达1GHz，支持高达2GHz的中频信号采样，可以满足大多数采样需求。
关键词：AD9680;JESD204B;FPGA中图分类号：TP274.2 文献标识码：A 文章编号：1007-9416（2019）03-0178-020 引言AD9680是ADI公司出品的一款14bits双通道模数转换器，采样率1GSPS，支持高达2GHz带宽的模拟中频信号采样。
AD9680使用JESD204B接口协议，通道数据速率高达12.5Gbps。
JESD204B接口协议减少引脚数量，进而减少封装尺寸，降低布局布线复杂度，另一方面，ADC引脚数量大幅度降低，相应FPGA的引脚数量也将锐减，进而降低电路板设计的难度和成本。
1 系统组成及功能描述该采样板以1片Ku系列的FPGA为处理核心，外挂2组DDR3进行数据缓存。
3片高速AD9680，实现6通道信号采样。
在系统中，FPGA控制时钟芯片HMC7043产生SYSREF信号，发送到各个AD芯片，控制多片AD芯片同步。
在系统内部，AD芯片接收微波组件发送的模拟信号，完成模数转换，并在芯片内部完成可配置数字下变频后通过JESD204B传输到FPGA，在FPGA内部完成数据处理。
处理完成数据通过光纤传输到外部存储设备及通过底板GTX接口发出，同时作为备用方案，采样原始数据可以通过光纤导出。
系统框图如图1所示。
2 核心因素2.1 AD9680的多通道同步为满足AD9680的多通道同步性能，首先要保证进入AD芯片各个通道的系统采样时钟同源且满足相位一致的要求，其次系统采样时钟与SYSREF信号需要满足AD9680的建立时间和保持时间。
基于AD和DSP的高速数据采集系统方案介绍
基于A/D和DSP的高速数据采集系统方案介绍中频信号分为和差两路,高速A／D与DSP组成的数据采集系统要分别对这两路信号进行采集。
对于两路数据采集电路,A／D与DSP的接口连接是一样的。
两个A／D同时将和路与差路信号采样,并分别送入两个FIFO;DSP分时从两个FIFO中读出采集的数据,完成数据的采集。
1 数据采集系统组成及原理数据采集系统由A／D、FIFO、CPLD以及数字信号处理板组成,图1为采集系统的组成框图。
系统中,和路和差路中频信号都是模拟中频信号,经过A／D 芯片将模拟信号变成数字信号,再经过FIFO芯片,将采集到的数据送人数字信号处理板。
数字信号处理板中的处理器是DSP。
DSP的数据线和2片FIFO的数据线连接,同时也和CPLD连接,地址线和CPLD 连接。
2片FIFO芯片的读写控制逻辑由1个CPLD进行控制。
CPLD与上位机的数据线、地址线连接,数字信号处理板通过CPLD和上位机通信。
2 芯片的特点及选择2.1 AD6644高速模数转换器AD6644是一种单片式的高速、高性能的14位模／数转换器,内含采样保持电路和基准源。
AD6644提供兼容3.3 V CMOS电平输出;采样速率最高可达65 Msps,一般采样速率为40 Msps;信噪比典型值为74 dB,无杂散动态范围SFDR为100 dB;功耗为1.3 W,输入模拟带宽可达250 MHz,温度范围为-25℃～+85℃。
AD6644采用三级子区式的转换结构,既保证了精度又降低了功耗,其功能框图如图2所示。
它的模拟信号输入方式是差分结构,每个输入的电压以2.4 V为中心,上下范围在0.55 V以内。
由于两个输入的相位相差180°,所以AD6644的模拟输入信号的最大峰一峰值为2.2 V。
由图2可以看出,差分模拟输入端先经过缓冲后进入第一个采样保持器(TH1)。
当编码时钟为高时,TH1进入保持状态。
TH1内保持的值作为粗的5位ADC1的输入。
基于AD7606-6的STATCOM信号采集模块设计
摘 要
５ ４ １ ０ ０ ４ ）
Ｓ Ｔ Ａ Ｔ Ｃ Ｏ Ｍ 作 为新 一代 无 功 功 率 补 偿 装 置 ，具 有 实 时 快 速 准确 的 补 偿 特 性 ，其 特 性 的 发 挥 前 提 是 需 要 快
速 精 确 同 步 的 采 集 三 相 电压 电流 。 为 此 ，设 计 了以 Ａ Ｄ ７ ６ ０ ６— ６为核 心 的 前 端 采 集 电路 。在 介 绍 Ｓ Ｔ Ａ Ｔ Ｃ Ｏ Ｍ 的基 本 结 构 和 工作 原 理 的 基 础 上 ， 阐述 了 Ａ Ｄ ７ ６ ０ ６—６ 的 特 性 、 引脚 功 能 、 并 行 数 据 输 出 时 序 逻 辑 。 最 后 ，设 计 了 信 号 调 理 的
ａ ｒ ｅ ｉ ｎ ｔ ｒ ｏ ｄ ｕ ｃ ｅ ｄ ． Ａｎ ｄ ｔ ｈ ｅ ｎ， ｔ ｈ ｅ ｃ ｈ ａ ｒ ａ ｃ ｔ ｅ ｉｓ ｒ ｔ ｉ ｃ ｓ ，ｐ ｉ ｎ ｆ ｕ ｎ ｃ ｔ ｉ ｏ ｎ ａ ｎ ｄ ｓ ｅ ｑ ｕ ｅ ｎ ｔ ｉ ａ ｌ ｌ ｏ ｇ ｉ ｃ ｏ ｆ ｐ ａ ｒ ａ ｌ ｌ ｅ ｌ — ｄ ａ ｔ ａ — ｏ ｕ ｔ ｐ ｕ ｔ ａ ｒ ｅ ｄ ｉ ｓ － ｃ ｕ ｓ ｓ ｅ ｄ ，Ｆ ｉ ｎ ａ ｌ ｌ ｙ， ｔ ｈ ｅ ｓ ｉ ｇ ｎ ａ ｌ ｃ ｏ ｎ ｄ ｉ ｔ ｉ ｏ ｎ ｉ ｎ ｇ ｃ ｉ ｒ ｃ ｕ ｉ ｔ ａ ｎ ｄ ｉ ｎ ｔ ｅ ｒ ｆ ａ ｃ ｅ ｃ ｉ ｒ ｃ ｕ ｉ ｔ ｂ ｅ ｔ ｗｅ ｅ ｎ ＡＤ７ ６ ０ ６－ ６ ａ ｎ ｄ ＴＭＳ ３ ２ ０Ｆ ２ ８ １ ２ ａ ｒ ｅ ｄ ｅ －
中 图分 类 号
Ｄｅ ｓ ｉ ｇ ｎ ｏ ｆ ａ Ｓｉ ｇ ｎａ ｌ Ｃｏ ｌ ｌ ｅ ｃ ｔ ｉ ｎｇ Ｍｏ ｄ ｕｌ ｅ Ｏ ｆ ＳＴＡＴＣｏＭ Ｂａ ｓ Ｈ Ｅ Ｎ Ｇ Ｈ ｕ ａ ，Ｙ Ａ Ｎ Ｇ Ｓ ｈ ｅ ｎ ｇ ｚ ｈ ｅ ｎ ，Ｓ Ｕ Ｚ ｈ ｉ ｓ ｈ ａ ｎ ，Ｌ Ｕ Ｏ Ｓ ｈ ｉ ｊ ｉ ｅ ，Ｌ Ｉ Ａ Ｎ Ｇ Ｙ ｏ ｎ ｇ
通道ad采集设计报告
通道ad采集设计报告一、引言通道AD采集是一项重要的技术，它可以将模拟信号转换为数字信号，使得我们可以对信号进行处理和分析。
本报告将介绍通道AD采集的设计过程和相关技术。
二、设计目标本次通道AD采集的设计目标是实时采集模拟信号，并将其转换为数字信号，以便进一步进行信号处理和分析。
具体设计要求如下：1. 采样率不低于100kHz，以确保采集信号的准确性和保真度。
2. 需要采集的信号幅度范围为-10V到10V之间。
3. 采集的数字信号需要以合适的格式输出，以方便后续处理。
三、硬件设计1. 信号输入为了满足采样率和幅度范围的要求，我们选择了高性能的模拟-数字转换芯片作为信号输入部分。
此芯片具有较高的采样率和较大的输入范围，能够满足我们的设计需求。
2. 时钟控制为了实现高速的信号采样，我们需要一个准确的时钟信号来同步采样。
我们选择了一块高精度的晶体振荡器和一个时钟控制电路来提供稳定的时钟信号。
3. 数字输出为了方便后续的信号处理和分析，我们选择了通用串行总线（USB）接口作为数字输出。
这样可以将采集到的信号直接传输给计算机进行处理。
四、软件设计1. 采样算法为了保证采样的准确性和稳定性，我们使用了逐次逼近法（Successive Approximation）来进行采样。
该算法通过逐步逼近输入信号的模拟值，最终得到数字信号的表示。
2. 数据处理为了方便后续处理和分析，我们使用了数据压缩算法对采集到的数据进行压缩。
压缩后的数据可以大幅减少存储空间的占用，并且降低数据传输的时间。
3. 数据输出采集到的数据以数据包的形式通过USB接口传输给计算机。
数据包中包含了采样率、数据幅度等信息，以及压缩后的数据。
五、测试与结果分析在完成硬件和软件设计后，我们对系统进行了测试，并分析了测试结果。
测试结果表明，我们设计的通道AD采集系统具有以下优点：1. 采样率达到了100kHz以上，满足了设计要求。
2. 采集到的数据准确无误，与实际信号一致。
基于AD9650的高速大动态范围数据采集系统设计
基于AD9650的高速大动态范围数据采集系统设计翁蕊周;李悦丽【摘要】在高杂波环境下工作的雷达系统要求大的瞬时动态范围，才能实现对弱目标信号的录取，迫切需要设计实现高动态范围的高速数据采集系统。
研究了ADC芯片选型、时钟设计和前端电路设计对数据采集系统动态范围的影响，基于AD9650设计实现了一个16 b，65 MSPS的高速数据采集系统，用于实现对高杂波环境下雷达回波信号的采集。
%Radar systems working in high clutter requires large instantaneous dynamic range to realize the capture of weak targets signals. As a result,a large dynamic range high-speed data acquisition system is desperately needed. The impact of selec-tion of ADC chips,design of the front-end circuit and the clock circuit on the dynamic range of the data acquisition system is studied. And a 16-bit,65MSPS high-speed data acquisition system based on AD9650 is designed for the radar echo signals ac-quisition in high clutter environment.【期刊名称】《现代电子技术》【年(卷),期】2013(000)019【总页数】5页(P160-163,166)【关键词】动态范围;时钟抖动;信噪比;无杂散动态范围;有效位【作者】翁蕊周;李悦丽【作者单位】国防科学技术大学电子科学与工程学院，湖南长沙 410073;国防科学技术大学电子科学与工程学院，湖南长沙 410073【正文语种】中文【中图分类】TN911.72-340 引言随着数字信号处理技术的发展，越来越多的信号处理环节可以通过后端的软件处理完成，但这反而使得电子设备对前端数据采集系统的要求不断提高[1]。
高速AD接口技术--高速AD采集的设计与实现
高速AD接口技术--高速AD采集的设计与实现樊敏【摘要】该文提出了一种高性能AD采集系统的实现方法，给出了系统的相应架构。
关键技术是高速ADC 技术、数据存储与传输技术和抗干扰技术。
本系统中的高速采集控制器相较于同类设计具有更高的采样速率和分辨率，且具备良好的扩展和配置特性，目前系统实时采样速率已达1GSPS。
以可编程器件作为高速数据流输入输出控制及存储，构建了一个高速数据采样系统，实现了高速AD动态数据流采集。
可以满足具有不同实时性需求的嵌入式系统。
为进一步应用于数字雷达、数字射频等领域，实现动态高速数据采样分析搭建了一个平台。
【期刊名称】《科技创新导报》【年(卷),期】2015(000)015【总页数】2页(P41-41,43)【关键词】高速AD采集;高速数据处理;交替采集;数据格式【作者】樊敏【作者单位】中航工业西安飞机分公司陕西西安 710089【正文语种】中文【中图分类】TP274随着高速的数字信号处理器和高速A/ D转换器的飞速发展，使对激光雷达信号、高分辨率微波雷达信号、红外图像信号，激光陀螺信号等模拟信号的直接采样成为可能。
高速A/D接口直接采样简化了信号源端的多级处理，将会有效的提高信号处理的实时性和可靠性，但高速A/D直接采样必然导致大流量的高速采样数据。
这就对计算机的数据采集，数据处理和传输能力提出了更高的要求。
高速数据采集的关键技术是高速ADC技术、数据存储与传输技术和抗干扰技术。
对高速采样数据存储的性能要求:一是高速性,现在高速数据采集中所用的ADC已达到几十、几百MSPS甚至GSPS的水平,这就要求采样数据存储器的速度也要与之匹配,也就是采用高速缓存;二是大容量,其原因是高速数据采集甚至是多通道高速数据采集会产生巨大的数据流。
一个2通道100 MHz采样率、8位分辨率的数据采集电路并行采样0.1s将产生20MB的数据量,所以,通常需要大容量缓存来存储采样数据。
高速AD采集系统接收路径都是采用模拟/数字转换器，这是接收路径中最重要的模拟元件，这类模拟/数字转换器必须具备高取样速率、高模拟输入带宽及低功耗的特点。
基于AD9680的高速多通道采样板设计
基于AD9680的高速多通道采样板设计李芾【摘要】本文设计了一种基于AD9680的高速多通道采样板,通过AD采集雷达信号,将雷达信号通过FPGA存储在DDR3中,FPGA可以调用DDR3中数据进行数据处理,同时采样数据及处理完成数据可以通过光纤接口导出到外部存储设备.AD9680采样速率可高达1GHz,支持高达2GHz的中频信号采样,可以满足大多数采样需求.【期刊名称】《数字技术与应用》【年(卷),期】2019(037)003【总页数】2页(P178-179)【关键词】AD9680;JESD204B;FPGA【作者】李芾【作者单位】中国电子科技集团第二十研究所,陕西西安 710068【正文语种】中文【中图分类】TP274.20 引言AD9680是ADI公司出品的一款14bits双通道模数转换器,采样率1GSPS,支持高达2GHz带宽的模拟中频信号采样。
AD9680使用JESD204B接口协议,通道数据速率高达12.5Gbps。
JESD204B接口协议减少引脚数量,进而减少封装尺寸,降低布局布线复杂度,另一方面,ADC引脚数量大幅度降低,相应FPGA的引脚数量也将锐减,进而降低电路板设计的难度和成本。
1 系统组成及功能描述该采样板以1片Ku系列的FPGA为处理核心,外挂2组DDR3进行数据缓存。
3片高速AD9680,实现6通道信号采样。
在系统中,FPGA控制时钟芯片HMC7043产生SYSREF信号,发送到各个AD芯片,控制多片AD芯片同步。
在系统内部,AD 芯片接收微波组件发送的模拟信号,完成模数转换,并在芯片内部完成可配置数字下变频后通过JESD204B传输到FPGA,在FPGA内部完成数据处理。
处理完成数据通过光纤传输到外部存储设备及通过底板GTX接口发出,同时作为备用方案,采样原始数据可以通过光纤导出。
系统框图如图1所示。
2 核心因素2.1 AD9680的多通道同步为满足AD9680的多通道同步性能,首先要保证进入AD芯片各个通道的系统采样时钟同源且满足相位一致的要求,其次系统采样时钟与SYSREF信号需要满足AD9680的建立时间和保持时间。
AD采集卡采集模拟信号设计实验报告
电气与信息工程学院现代检测技术实验设计报告实验名称：AD采集卡采集模拟信号设计学生姓名：x x x学号：11105030520同组人：x x x x指导老师：李鸿2012年1月一、实验目的：通过设计实验，撑握传感器、AD采集卡的使用，学会用一门语言编写控制软件。
二、实验时间：12月11日-12月25日三、实验内容和要求：运用AD采集卡实现传感器模拟信号的采集，要求设计软件处理并显示采集结果。
四、实验步骤1、选取电涡流传感器测量工件的位移量，将所得信号做为AD采集卡输入量。
2、选取AD采集卡采集通道口，并焊接好相应输入端导线。
3、编写应用软件处理显示采集的数据。
五、实验设备介绍1、PCI8735采集卡1）原理说明：PCI873卡采用PCI 接口芯片及门阵列作为主控芯片。
门阵列控制模拟输入、采样、模拟输出及开关量，脉冲计数。
模拟量（输入0-63）经电子开关及缓冲放大器进入A/D，模拟转换由门阵列提供控制信号、同时转换结果存放在门阵列中。
输入范围由SW：二位DIP开关选择输入为：5V、10V 、±5V。
AD的前32路输入由DB37插座P1输入。
AD的后32路由P3：34芯IDC 头输入。
32路开关量（DIO）的16路输入（DI0-DI15）、输出（DO0-DO15）也由门阵列控制。
输出上电或复位后为“高阻”状态（输出为三态）。
DI/O、脉冲计数由P2：40芯扁平电缆插座输入、输出。
二路D/A 输出通道“0”、“1”，输出由DB37插座P1输出。
图1 PCI8735数据采集卡2）主要性能特性◆转换器类型：AD7321◆输入量程(InputRange)：±10V、±5V、±2.5V、0～10V◆转换精度：13 位(Bit)，第13 位为符号位◆采样速率：最高系统通过率500KHz，不提供精确的硬件分频功能说明：各通道实际采样速率= 采样速率/ 采样通道数◆模拟输入通道总数：32 路单端，16 路双端◆采样通道数：软件可选择，通过设置首通道(FirstChannel)和末通道(LastChannel)来实现的说明：采样通道数= LastChannel – FirstChannel + 1◆通道切换方式：首末通道顺序切换◆AD 转换时间：<1.6us◆程控放大器类型：默认为AD8251，兼容AD8250、AD8253◆程控增益：1、2、4、8 倍(AD8251)或1、2、5、10 倍(AD8250)或1、10、100、1000 倍(AD8253)◆模拟输入阻抗：10MΩ◆非线性误差：±1LSB◆系统测量精度：0.1%◆工作温度范围：-40 ～+85℃3）使用方法一、AD单端输入连接方式单端方式是指使用单个通道实现某个信号的输入，同时多个信号的参考地共用一个接地点。
基于AD9516的高速四通道时间交叉采样时钟的设计.
基于AD9516的高速四通道时间交叉采样时钟的设计1引言随着数字信号处理的高速发展，模拟信号的处理已被数字化处理代替。
但对数字系统分辨率的日益提高，作为模数转换系统的核心一A／D转换器，其精度和采样率也随之提高。
但精度和采样率是一对矛盾体，很难同时满足要求，因此成为制约A／D采样系统发展的瓶颈。
时间交叉采样方案的提出，突破了单个A/D转换器性能的局限性，采用多片高速A／D转换日历交替采样是一种提高系统采样率的有效方法。
在多片并行A／D转换器采样系统中，信号重1 引言随着数字信号处理的高速发展，模拟信号的处理已被数字化处理代替。
但对数字系统分辨率的日益提高，作为模数转换系统的核心一A／D转换器，其精度和采样率也随之提高。
但精度和采样率是一对矛盾体，很难同时满足要求，因此成为制约A／D采样系统发展的瓶颈。
时间交叉采样方案的提出，突破了单个A/D转换器性能的局限性，采用多片高速A／D转换日历交替采样是一种提高系统采样率的有效方法。
在多片并行A／D转换器采样系统中，信号重构对于采样时钟精度要求相当严格，传统的晶体振荡器加移位电路和滤波电路的模拟方式已不能满足这一要求。
本文提出基于时钟分配器AD9516向四路时间交叉A／D转换器提供采样时钟。
2 器件简介及其配置2．1 AD9516简介AD9516是一款集低相位噪声时钟发生和低抖动14通道时钟分配功能于一体的时钟分配器。
其内部集成1个整数N分频的频率合成器、2个参考输入端、1个压控振荡器(VCO)、可调延迟线和14个时钟驱动器，还包括LVPECL、LVDS和CMOS输出。
另外，片内集成的VCO可提高系统可靠性。
14个输出通道分别为6路(3对)时钟可高达1．6 GHz的LVPECL输出和4路(2对)时钟高达800 MHz的LVDS输出，LVDS时钟输出可选为高达200MHz的两通道CMOS输出。
2．2 引脚说明及外围电路配置REN_SEL：参考选择。
AD9516有REFl和REF2两个参考时钟输入端，该引脚用于定义系统是采用REFl输入(拉低)还是REF2(拉高)的参考信号。
数字式超声波探伤仪中高速数据采集模块设计
数字式超声波探伤仪中高速数据采集模块设计储明聚;周西峰;郭前岗【摘要】为了满足数字式超声波探伤系统的需要,设计一种基于AD9446模/数转换器及FPGA的数据采集模块,实现了最高可达100 MS/s的采样速率.采用FPGA 实现数据采集控制、数据压缩、数据缓冲等功能,同时利用高精度A/D数据转换器保证了数据采集精度方面的需要.该A/D数据采集模块既满足数字式超声波探伤系统对数据采集模块的速度要求和精度要求,也简化了硬件电路结构,提高了数据采集的可靠性和稳定性.因此为超声波探伤系统提供了一种实用的数据采集模块.【期刊名称】《现代电子技术》【年(卷),期】2010(033)006【总页数】3页(P26-28)【关键词】数据采集;超声波探伤;模/数转换器;FPGA;FIFO【作者】储明聚;周西峰;郭前岗【作者单位】南京邮电大学,自动化学院,江苏,南京,210003;南京邮电大学,自动化学院,江苏,南京,210003;南京邮电大学,自动化学院,江苏,南京,210003【正文语种】中文【中图分类】TP2740 引言超声无损检测技术是根据材料缺陷所显示的声学性质对超声波传播的影响来探测其缺陷的方法。
利用该技术可以测量各种金属、非金属、复合材料等介质内的裂缝、气孔、夹杂等缺陷信息[1]。
由于超声波检测具有穿透力强，检测灵敏度高等优点，因而在航空航天、冶金造船、石油化工、铁路等领域起着广泛的作用。
一般采用超声无损检测技术的超声探伤仪有模拟式和数字式之分，随着计算机技术、微电子技术及数字信号处理技术的发展，传统的模拟式超声探伤仪正逐渐被功能先进的数字式超声探伤仪所取代。
超声波的回波信号是高频信号，其中心频率最高达到 20 MHz以上，常用的超声波探头中回波信号的频率一般为2.5～10 MHz，要使这样的高频信号数字化，系统就对模/数转换电路提出了很高的要求。
根据 Shannon 采样定理和Nyquist采样准则，在理想的数据采集系统中，为了使采样信号不失真地复现输入信号，采样频率至少是输入信号最高频率的两倍。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于ＡＤ９６２６的高速模拟信号采集设备设计
作者：杨洋
来源：《沿海企业与科技》2008年第10期
［摘要］文章介绍高速ADC AD9626的功能，详细说明使用FPGA来控制AD9626构成高速、高精度模拟信号采集设备的设计方法，并给出具体实现的设计方案和设计过程。
［关键词］AD9626；高速模拟信号采集；FPGA
［作者简介］杨洋，中国电子科技集团公司第三十四研究所，研究方向：数据通信，广西桂林，541004
［中图分类号］ TP391.9 ［文献标识码］ A ［文章编号］ 1007-7723（2008）10-0030-0002
一、引言
依据项目要求，研究一种基于AD9626的高速模拟信号采集设备，用于光信号转变为高速模拟电信号后对其进行数据采集。
在整个设备中，选用高速逻辑器件控制A/D转换和FIFO存储，同时通过FPDP（FRONT Panel Data Port）总线将采集的数据发送出去。
设备中的模拟信号采集与数据传输独立于微机的CPU，从而大大地提高了模拟信号的采样精度和传输速度。
二、AD9626的主要特性
AD9626是ADI公司推出的一款高速、低功耗的12位ADC。
它采用1.8V单一电源供电,其最高转换速率能够达到250MSPS,并且在较宽的频率范围内依然有很好的动态特性。
AD9626片内自带的采样保持器、参考电压源和数据时钟输出信号，为高速模拟信号采集设计提供了简便易行可靠的方案。
AD9626有2个12位并行数据输出接口，端口A 输出口和端口B 输出口。
AD9626在正常工作时，每个时钟周期进行一次A/D变换，在时钟信号的上升沿对输入的模拟信号进行采样，通过芯片内部缓冲、采样保持器和编码后，转换得到的数字信号被锁存到输出寄存器，同时AD9626的输出数据存在固定的流水延迟。
（一）模拟信号采集设备的组成和工作原理
设备的组成如下图1所示。
设备的所有时序和逻辑控制全部由FPGA产生，同时FPGA还对被采集的模拟信号形成新的数据帧格式并打包。
此外，和PC的接口通过ISA总线链接，FPDP接口用于高速数据的硬盘存储。
设备上电后AD9626开始工作，当设备检测到同步脉冲后开始启动内部延迟计数，采样点数和延迟时间可以通过上位机程序设定。
当延迟计数减到零后开始存储采集的模拟数据，在存储数据的同时，FPDP总线将存储于FIFO内部的数据发送给数据存储卡。
在设备检测到下一个同步脉冲后进行下一次模拟信号采集过程。
（二）高速模拟信号采集设备的实现
三、A/D转换电路的设计
通过表1将AD9626的4个控制信号引脚由FPGA配置为SPI工作模式，按照表1中说明对AD9626进行信号采集控制。
另外，模拟前端采用变压器（ADT1-1WT）耦合，通过变压器将单端输入的模拟信号转换为差分信号后送给ADC的差分输入端。
数据同步输入信号通过上电复位信号来实现，它用来控制AD9626的开/关。
采样时钟包括内、外时钟两种模式，内时钟由板上具有高稳定度的温补晶振提供，板上晶振输出信号为170MHz的正弦波。
由于内、外时钟都是单端输入，因此需要进行T/E变换之后才能作为AD9626的采样时钟，T/E变换采用Synergysemi公司的SY100EL15L芯片来实现。
（一）数据缓存电路
AD9626为CMOS工作模式，时钟信号二分频后由DCO+和DCO-两端口输出，该数据时钟输出信号可以直接作为数据锁存时钟，而且时钟失真很低。
由于AD9626数据转换输出的速度很快，因此，在各输出端口还应另加锁存电路，以确保FIFO所接收数据的正确性。
在设备中FIFO选用IDT72V3633L10PF，它为同步FIFO，具有功耗低、容量大的特点，其存取时间为6.5ns,容量为512K×36Bit,完全满足AD9626输出数据对存取时间的要求。
最重要的是它能将并行存储的采集模拟信号按照采样点的顺序依次读出。
（二）接口电路设计
接口电路主要包括以下两个部分：
1.ISA总线接口
ISA总线在本设备中的作用包括电源供给、I/O地址空间分配，以及发送设备自检、复位等控制命令。
2.FPDP总线接口
应用VITA标准中的FPDP总线，能够满足设备对数据传输的要求。
设计中FPDP总线上的数据信号和相应的传输应答信号应满足信号驱动的要求，并考虑高频反射等影响，需要采取一定的信号端接措施。
驱动电路采用具有电平转换功能的芯片，并在输出端串联一个33Ω的电阻以减小过冲。
四、控制电路设计
如前面所述，本设备中的控制部分都由FPGA负责处理。
为确保处理数据能力，FPGA选用160万逻辑门的XC3S1600E，FPGA主要完成存储有效采样数据，采样结束后对采样数据的处理和接口电路的时序控制。
在一次采样过程开始时，上位机先设定好每个脉冲重复周期的采样点数和延迟采集时间，这些参数通过ISA总线写入FPGA内部寄存器，FPGA完成ISA接口部分的地址解码和读写操作，同时给出相应的控制时序。
当FPGA检测到一个同步脉冲后，即从脉冲前沿开始启动延迟采集，延迟计数（通过设定的延迟采集时间和计数时钟周期计算可得）结束后由FPGA输出指定长度（通过采样点数和采样时钟周期计算可得）的写使能信号给FIFO，FIFO在写使能有效的情况下开始存储前端AD9430采集的模拟信号。
同时FPGA通过判断FIFO的空标志位来实现数据的处理和发送。
当FIFO非空时，FPGA开始读取FIFO的数据，并通过内部逻辑配置的的符合标准FPDP协议时序将数据发送出去。
当FIFO空标志位有效时，通过FPGA在采集数据后插入帧头并发送，这样就完成了整个控制过程。
由于在设备中包含了模拟部分和数字部分，为确保设备工作正常，提高设备抗干扰能力尤为重要。
在设备中关键器件AD9626的采样速率高达250MSPS。
为提高设备抗干扰能力，主要从三个方面考虑：
1.电源电路设计
由于数字电路的高速信号在高低电平之间迅速变化时会产生噪声，另外电源本生固有的纹波噪声，所以必须把数字电源和模拟电源分开，避免数字信号干扰模拟信号。
同时，优异的去耦和出色的滤波也是降低噪声的有效途径。
常用的做法是在每个芯片的电源管脚加去耦电容和旁路电容，去耦电容使芯片得到去除交流成分后的直流，使得瞬态电流就可以回流到地；旁路电容能消除高频辐射噪声和抑制高频干扰。
2.接地点的选择
对于模数混合电路来说，通常采用单点共地，模拟地和数字地的共地点通常选择在A/D 芯片引脚所需电流最大位置。
这种接法可使大电流对地回流最近，避免对模拟电路的干扰，
提高AD9626的采样精度。
3.电路板布线要求
高速ADC和变压器要尽可能地靠近，模拟电压输入线、参考电压端要尽量远离数字电路信号线，尤其是时钟晶振，避免造成扰动过大。
ADC输出数据锁存器尽量靠近ADC，用以降低ADC输出数据线上的噪声。
在高速ADC的数字输出端进行串行端接，以提高数字输出的可靠性。
对于时钟信号按照阻抗匹配布线，提高时钟信号质量，防止高速时钟信号反射，高频时钟要有地线保护，高频信号线的保护地线两端须经过孔与地层相连，并每隔1～2cm打过孔与地层连接，用于消除高频天线效应干扰。
五、结语
本文采用AD9626实现了高速模拟信号采集和控制传输处理设备的研制。
同时也可以应用到其他数据信号采集设备中去，例如视频信号采集、微波回波信号采集、航空总线信号采集等。
将来随着器件性能的不断提高，其采样速率和精度可进一步提高，从而实现更好的采集性能。
［参考文献］
［1］陆应华.电子系统设计教程［M］.北京:国防工业出版社,2005.
［2］姜雪松,等.电磁兼容与PCB设计［M］.北京:机械工业出版社,2008.。