基于FPGA的DDS信号源设计 (2)
基于FPGA的DDS信号源设计
ｃ ｌ １ ｉ ｎ ａ ｓ ｃ ｉ ｅ ｎ ｃ ｅ ａ ｎ ｄ Ｔ ｅ ｃ ｈ ｎ ｏ ｌ ｏ ｇ ｙ Ｒ ｅ ｖ ｉ ｅ ｗ
ｅ ｎ ｄ
方式， 对 频 率控制 字进行调 节 ， 可实 现给定改 变 ， 频率 步进 的改变 和增 减 ， 波形 的选 择等 。 此模 块 的Ｖｅ ｒ ｉ ｌ ｏ ｇ ￣ 码如 下 ： ａ ｌ ｗａ ｙ ｓ ＠（ ｐ ｏ ｓ ｅ ｄ ｇ ｅ ｃ ｌ ｋ ｏ ｒ ｎ ｅ ｇ ｅ ｄ ｇ ｅ ｒ ｓ ｔ ）
讧 （ １ ｅ ｎ ｇ ｔ ｈ ：＝ ３ ２ ’ ｄ ５ ７ ２ ６ ６ ２ ２ ） ／ ／ ２ ０ ｏ ＫＨＺ
ｌ ｅ ｎ ｇｔ ｈ＝３ ２’ ｄ ２ ８ ６ ３ Ｉ ｌ ｅ ｎ ｇｔ ｈ＝ ｌ ｅ ｎｇ ｔ ｈ ＋ｓ ｉ ｎｇ ｌ ｅ ＿ ｆ ｒ ｃ ￣
石油 地 质 类 型 及 其 区 域特 征
４ ． 结 柬语
ｅｇ ｂ ｉｎ
ｃ ａ ｓ ｅ （ ｓ ｉ ｎ ｇ ｌ ｅ ＿ ｓ ｔ ａ ｔ ｅ ）
１ ： ｗａ ｖ ｅ ｍｏ ｄｅ ＝ ２ ｂ Ｏｌ ｉ ／／ｓ ｉ ｎ
２： ｗａ ｖ ｅ ｍｏ ｄｅ ＝ ２’ ｂｌ ０ ； ／／ ｆ ａ ｎ ｇ ｂｏ
３ ： ｗａ ｖ ｅ ｍｏ ｄ ｅ ＝２ ｈ ｌ １ ； ／ ／ ｓ ａ ｎ ｊ ｉ ａ ｏ ｂ ｏ
ｅｇ ｂ ｉｎ
ｗａ ｖ ｅ ｍｏ ｄ ｅ ＝２’ ｂＯ ｌ Ｉ
ｓ ｉ ｎ ｇｌ ｅ＿ ｓ ｔ ａ ｔ ｅ ＝ Ｏｌ
ｅ ｎｄ ｅ ｎｄ ｃ ａ ｓ ｅ ｓ ｉ ｎｇ ｌ ｅｓ ｔ ａ ｔ ｅ ＝ ｓ ｉ ｎｇ ｌ ｅ ＿ ｓ ｔ ａ ｔ ｅ ＋１ ｌ
＿
计还有许多可以优化的地方 ， 如考虐流水线设计做累加模块， 利用波形数据的 对称性 只 存放一 半 的波形数 据 ， 节省 Ｒ Ｏ Ｍｉ ￣件资源 等 。 ｆ 如果 能合 理应 用Ｐ Ｉ ＣＡ 的Ｉ Ｐ 内核 ， 采 用Ｓ Ｏ Ｐ Ｃ 技术 定能 做 出性能 更优 越 的Ｄ Ⅸ科 言 号源。
实验二DDS信号源设计
2018-2019学年第2学期数字系统设计工程实践(课号:103D47B)实验报告实验名称：DDS信号源设计学院信息科学与工程学院班级17电信专业集成电路成员蒋黔鲁姚学号********* *********指导教师张会红完成时间2019年3月29日目录一、实验任务与要求---------------------------------------------------------------------------- 31.1 试验任务 ----------------------------------------------------------------------------------------------- 31.2 实验要求 ----------------------------------------------------------------------------------------------- 3二、系统原理与方案设计 --------------------------------------------------------------------- 32.1 系统原理 ----------------------------------------------------------------------------------------------- 32.2 方案设计 ----------------------------------------------------------------------------------------------- 4三、系统实现与实验结果分析 --------------------------------------------------------------- 53.1 系统实现 ----------------------------------------------------------------------------------------------- 53.2 实验结果 ----------------------------------------------------------------------------------------------- 7四、结论------------------------------------------------------------------------------------------- 9五、附录 ----------------------------------------------------------------------------------------- 9一、实验任务与要求1.1 试验任务利用FPGA+DAC，设计一个DDS信号发生器。
基于FPGA和DDS的信号源设计
基于FPGA和DDS的信号源设计1 引言直接数字频率合成DDS(Direct Digital Synthesizer)是基于奈奎斯特抽样定理理论和现代器件生产技术发展的一种新的频率合成技术。
与第二代基于锁相环频率合成技术相比，DDS 具有频率切换时间短、频率分辨率高、相位可连续变化和输出波形灵活等优点，因此，广泛应用于教学科研、通信、雷达、自动控制和电子测量等领域。
该技术的常用方法是利用性能优良的DDS 专用器件，“搭积木”式设计电路，这种“搭积木”式设计电路方法虽然直观，但DDS专用器件价格较贵，输出波形单一，使用受到一定限制，特别不适合于输出波形多样化的应用场合。
随着高速可编程逻辑器件FPGA 的发展，电子工程师可根据实际需求，在单一FPGA 上开发出性能优良的具有任意波形的DDS 系统，极大限度地简化设计过程并提高效率。
本文在讨论DDS 的基础上，介绍利用FPGA 设计的基于DDS 的信号发生器。
2 DDS 技术工作原理DDS 是一种从相位概念出发直接合成所需波形的数字频率合成技术，主要通过查波形表实现。
由奈奎斯特抽样定理理论可知，当抽样频率大于被抽样信号的最高频率2 倍时，通过抽样得到的数字信号可通过一个低通滤波器还原成原来的信号。
DDS 信号发生器，主要由相位累加器、相位寄存器、波形存储器、D／A 转换器和模拟低通滤波器组成如图1 所示。
fR 为参考时钟，K 为输入频率控制字，其值与输出频率相对应，因此，控制输入控制字K，就能有效控制输出频率值。
通常情况下，K 值由控制器写入。
由图1 可知，在参考时钟fR 的控制下，频率控制字K 与相位寄存器的输出反馈在相位累加器中完成加运算，并把计算结果寄存于相位寄存器，作为下一次加运算的一个输入值。
相位累加器输出高位数据作为波形存储器的相位抽样。
基于FPGA与DDS的信号源设计与实现.
基于FPGA与DDS的信号源设计与实现基于FPGA与DDS的信号源设计与实现类别：电子综合目前，大多通信设备都是针对某一种或少量几种固定的通信体制、信号调制样式以及信号特征参数，例如GSM移动通信信号只有GMSK一种调制样式，其调制速率为22.8 Kbit/s，因此这类通信设备中的数字信号激励器或数字波形形成电路大多采用专用集成芯片实现。
而本文设计了一个通用的数字信号激励器，以产生所需要的各种信号调制模式的信号波形，且对每一种调制样式信号的各种特征参数能够灵活控制。
1 数学模型为了保证高性能以及灵活性，现代通信对抗干扰设备通常采用FPGA+DAC的工作模式,在一些快速复杂的应用环境下，则可采用高性能的FPGA和DSP协同工作，作为数字干扰激励器的核心，同时为保证对跳频信号或其他快速通信信号的有效干扰，频综模块通常采用DDS的频率快速合成模式。
其干扰信号产生原理可以由式(1)表示：在FPGA 中利用数字方式合成数字激励源，通过一定形式的低通滤波器或脉冲成型滤波器即可得到数字基带信号sI (n)、sQ(n)。
数字基带信号sI (n)、sQ(n)通过DAC变换为模拟基带信号sI (t)、sQ(t)，再通过上变频模块即可实现干扰信号的上变频调制。
在FPGA 中，cos(ωn)、sin(ωn)可由查找表(LUT) 的方式生成，即DDS 频率合成方式。
在现代FPGA 开发中，通常会提供一些较成熟的IP 核，因此也可以直接调用IP 核来实现在FPGA 中正弦信号的产生，其原理也是通过查找表的方式生成。
在产生正弦信号时，查找表即为一个ROM 块，通常其中存储了一个周期的正弦信号，通过对读取地址按一定步进循环取值即可产生相应的正弦信号。
查找表的存储深度和FPGA 的工作时钟决定了可以产生的正弦信号频率范围。
(1) 单音信号单音信号可以按式(2) 产生：s(t)=cos(ωt)cos(ωct)+sin(ωt)sin(ωct)=cos((ω+ωc)t) (2) 其中，sI (t)=cos(ωt)、sQ(t)=sin(ωt) 分别为I 、Q 路基带模拟信号，当ω=0 时，I 、Q 路基带模拟信号退化为直流，此时, 干扰信号即为信号载波。
基于FPGA的两种DDS实现
基于FPGA的两种DDS实现直接数字频率合成（Direct Digital Synthesis，DDS）是一种基于数字信号处理的频率合成方法，通过将一个连续的幅度和相位可调的数字信号与一个时钟信号相乘，可以产生高精度的频率信号。
在FPGA（Field Programmable Gate Array）中，DDS可以通过数字逻辑实现。
本文将介绍两种基于FPGA的DDS实现方法。
LUT是FPGA中常用的存储组件，可以用于存储预先生成的数字信号样本。
基于LUT的DDS实现方法是将一个固定的正弦波样本表存储在LUT 中，然后通过改变LUT的读指针位置来产生不同频率的正弦波信号。
具体实现步骤如下：1)根据需要生成的信号频率，计算出每一个时钟周期对应的读指针步进量，即相位步进量。
2)初始化读指针位置为0，以时钟信号为基准，每一个时钟周期将读指针位置加上相位步进量。
3)将读指针位置作为索引，从LUT中读取相应的正弦波样本值。
4)将读取到的正弦波样本值输出为DDS的输出信号。
基于LUT的DDS实现有以下优点：-简单易于实现，适合低频率应用。
-输出信号的频率可精确控制，具有较高的频率精度。
-可以通过修改LUT中的正弦波表，实现不同幅度和相位的输出信号。
另一种常见的DDS实现方法是基于相位累加器。
相位累加器是一个用于存储和计算相位信息的寄存器，通过不断累加相位步进量来产生不同频率的输出信号。
具体实现步骤如下：1)根据需要生成的信号频率，计算出每一个时钟周期对应的相位步进量。
2)初始化相位累加器为0，在每一个时钟周期将相位步进量加到累加器中。
3)将相位累加器的高位作为正弦波LUT的读指针，将读取到的正弦波样本值输出为DDS的输出信号。
基于相位累加器的DDS实现有以下优点：-输出信号的频率可精确控制，具有较高的频率精度。
-可以通过修改相位步进量，实现不同频率的输出信号。
-相位累加器可以很容易地实现相位调制和频率调制等功能，具有较高的灵活性。
(完整word版)基于FPGA的DDS信号发生器设计
基于FPGA的DDS信号发生器设计摘要：利用FPGA芯片及D/A转换器,采用直接数字频率合成技术，设计并实现了一个频率、幅值可调的信号发生器，同时阐述了该信号发生器的工作原理、电路结构及设计思路。
经过电路调试，输出波形达到技术要求，证明了该信号发生器的有效性和可靠性。
0 引言信号发生器作为一种基本电子设备广泛的应用于教学、科研中，因此从理论到工程对信号的发生进行深入研究，有着积极的意义.随着可编程逻辑器件(FPGA)的不断发展，直接频率合成（DDS）技术应用的愈加成熟,利用DDS原理在FPGA平台上开发高性能的多种波形信号发生器与基于DDS芯片的信号发生器相比,成本更低，操作更加灵活，而且还能根据要求在线更新配置，系统开发趋于软件化、自定义化。
本文研究了基于FPGA 的DDS信号发生器设计,实现了满足预定指标的多波形输出。
可产生不同频率、幅度的正弦波、三角波、矩形波信号，仿真和实测结果均证实了其灵活性和可靠性。
1 函数信号发生器的原理和设计1.1 函数信号发生器的结构图1为DDS信号发生器系统结构框图.系统以FPGA芯片为信息处理核心，主要完成数字频率合成、D/A转换、选择滤波、功率放大、LCD显示等功能。
频率控制字M送入32位的累加器进行累加运算，截取32位累加器的第24到第30位作为ROM的地址,ROM在累加器的控制下，输出8位的数字波形数据,经过DAC0832转换为模拟量，因为DAC0832输出的是电流的形式,所以通过电压转电流电路转换为电压形式的模拟波形,但其中还含有大量的高频成分，为了输出频率纯净的信号波形，再通过一个二阶的有源低通滤波器。
最后为了调节输出信号的峰峰值，再引入一个幅度调节电路。
根据直接数字频率合成理论将系统的频率分辨率及输出频率写为：其中fclk和N为系统时钟和位宽，M为频率控制字，利用信号相位与时间成线性关系的特性，直接对所需信号进行抽样、量化和映射，输出频率可调的信号波形。
基于FPGA的DDS信号源设计
图1 DDS 基本组成框图 图2 DDS各点输出信号波形摘要: 本设计采用直接数字频率合成(DDS)的设计方法，以现场可编程门阵列（FPGA ）作为硬件基础，对DDS 信号源进行电路设计，利用单片机实现对输出频率和相位的预置及显示的软件控制，通过通信接口下载波形数据实现波形数据更新，可产生高分辨率输出波形。
关键词: 直接数字频率合成，现场可编程门阵列，数/模转换器，MCU中图分类号:0540, 0250 文献标识码: AThe design of a DDS generator based onFPGAAbstract : In this paper, an arbitrary waveform generator (AWG) is designed based on the theory of direct digital synthesis (DDS) and on the analysis of the performance of the output signal. The design uses a field programmable-gate-array (FPGA) chip to utilize the AWG. The preset and display of the output frequency and phase are controlled by a micro computer unit (MCU). The artribary waveform data can be downloaded and updated from a communication interface. The AWG can produce a high-resolution arbitrary waveform.Key words: DDS, Field Programmable-Gate-Array, Digital-to-Analog Converter, MCU 1 引言信号源又称信号发生器是一种常用的仪器，它是一种为电子测量和计量工作提供符合严格技术要求的电信号设备，广泛应用于电子电路、自动控制和科学试验等领域，信号发生器和示波器、电压表、频率计等仪器一样是最普通、最基本的，也是应用最广泛的电子仪器之一，几乎所有的电参量的测量都需要用到信号发生器。
基于FPGA的DDS信号发生器设计
基于FPGA的DDS信号发生器设计随着现代科技的不断发展，数字信号发生器（DDS）已成为各种电子设备中常用的一种功能模块。
使用DDS技术可以生成高质量、高稳定性的各种频率和波形的信号。
而FPGA（Field Programmable Gate Array）作为一种可编程逻辑器件，具有高集成度、高速度和灵活性等优势，逐渐成为了实现DDS信号发生器的主要选择之一一、DDS技术概述DDS（Direct Digital Synthesis）技术是一种基于数字直接合成的方法，通过计算机算法精确地合成期望的波形。
它的工作原理是将时钟信号分频得到一系列的离散相位值，再通过查表和插值的方法得到对应的幅值，最后通过一个DAC（Digital to Analog Converter）将数字信号转换为模拟信号输出。
二、基于FPGA的DDS信号发生器设计步骤1.系统架构设计根据DDS信号发生器的要求，确定所需的系统架构。
一般包括时钟模块、相位累加器、查找表、插值器、DAC和控制逻辑等模块。
2.时钟模块使用FPGA内部的资源或外部时钟源生成所需的系统时钟信号。
可以通过时钟分频和PLL（Phase-Locked Loop）锁相环技术来实现对系统时钟的精确控制。
3.相位累加器利用FPGA的寄存器或分频模块实现相位累加功能。
通过周期性地累加相位增量，可以得到DDS信号的相位。
4.查找表利用FPGA内部的RAM（Random Access Memory）存储相位对应的幅值。
根据相位的大小来查找对应的幅值，存储在RAM中。
5.插值器可以通过线性插值或差值的方法对相位查找表的输出进行插值，以提高输出信号的精度和稳定性。
6.DAC将插值器输出的数字信号转换为模拟信号，通过FPGA的IO端口或专用的DAC芯片输出到外部电路。
7.控制逻辑设计合适的控制逻辑，可以通过外部接口或FPGA内部的控制模块来控制DDS信号发生器的频率、幅值、相位偏移等参数。
DDS原理及基于FPGA的实现
DDS原理及基于FPGA的实现DDS（Direct Digital Synthesis）全称直接数字合成，是一种数字合成功能信号发生器的工作原理。
它是通过根据一些固定的参考信号，加上一个可控的数字增量，形成一个频率可调的数字信号。
DDS工作原理及路线图：DDS的核心是一个数字控制的累加器和一个查找表。
其具体实现如下所示：1.预先存储波形表：首先，需要在DSP处理器或FPGA中事先存储好波形表（一般是一个周期的波形值），该波形表由特定的设计方法生成，例如正弦函数合成、加窗等。
2.相位累加器：DDS在每个时钟周期内累加相位增量。
具体来说，它将前一周期的相位值与当前周期的相位增量相加，并将结果存储在一个相位累加器中。
3.相位查找：相位查找操作通过查找表来实现。
在每个时钟周期中，DDS从查找表中根据相位累加器的值来获取对应的波形数值。
4.数字输出：DDS将查找表中获取的波形数值直接转换为模拟输出信号的幅度。
基于FPGA的DDS实现：DDS在FPGA上实现具有以下优点：灵活性高、资源利用率高、功耗低、随机存取等。
基于FPGA的DDS实现主要包括以下几个关键步骤：1.数字波形表生成：使用FPGA的片上RAM（BRAM）或外部存储器存储一个周期的数字波形表。
2.相位累加器：DDS的核心是一个相位累加器，可以使用FPGA的片上计数器或者DSP48E资源实现，实现相位的累加。
3.查找表选择：DDS使用查找表来获取波形数值，可以根据需求选择合适的查找表，如ROM、LUT等，FPGA提供了不同的资源来实现查找表。
4.数字输出：DDS通过数字转模拟转换器（DAC）将输出信号转换为模拟信号。
FPGA通常具有丰富的IO资源，可直接与DAC连接。
5.控制接口：DDS通常需要提供一些控制接口，允许外部调整频率、相位、振幅等参数。
FPGA可以提供适当的接口，如基于UART或SPI的串行接口、基于GPIO的并行接口等。
总结：DDS是一种基于数字合成的信号发生器原理，通过累加器和查找表实现信号的频率可调。
基于FPGA的DDS设计
基于FPGA的DDS设计FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，在数字信号处理中有广泛应用。
DDS（Direct Digital Synthesis）是一种通过数字方式生成连续、离散或者周期信号的技术。
本文将介绍基于FPGA的DDS设计。
DDS是数字方式实现频率和相位可编程的信号生成器，其核心部件是相位累加器和查找表（LUT）。
相位累加器是一个自增计数器，用来累加相位增量，并将累加结果作为地址输入到LUT中。
LUT是一个存储器单元，其中存储着一个完整的周期信号的离散样本值，通过查找LUT可以得到相应的数据输出。
DDS可以根据相位增量的改变来实现频率的可编程，同时可以控制相位步进的大小来实现相位的可编程。
1.相位累加器：相位累加器的实现可以利用FPGA的计数器模块。
计数器的初始值和步进值可以设定为对应频率的相位增量。
通过适当地改变计数器的初始值和步进值，可以实现频率的可编程。
2.查找表（LUT）：LUT用来存储一个完整的周期信号的离散样本值。
在FPGA中，LUT可以使用一块专门的存储器单元，也可以使用分布式RAM实现。
LUT的大小往往需要根据生成的信号的精度和频率范围来确定。
3.相位步进控制：相位步进的大小可以通过在相位累加器中添加一个乘法器实现。
乘法器的输入可以由一个可编程寄存器控制，通过改变寄存器的值可以实现相位步进的可编程。
4.数字到模拟转换：DDS生成的信号是数字信号，需要经过数字到模拟转换（D/A转换）才能输出。
FPGA中有内置的D/A转换器模块，也可以通过外部的模数转换器实现。
1.灵活性：FPGA是可编程逻辑器件，可以根据需要自定义算法和硬件结构。
因此，在DDS的设计中可以根据具体的需求进行优化和改进。
2.速度快：FPGA具有并行计算的能力，可以同时处理多个数据和任务。
这使得基于FPGA的DDS设计具有更高的运算速度，能够实现更高的信号生成频率。
基于FPGA的DDS信号发生器设计
基于FPGA的DDS信号发生器设计一、引言随着科技的不断发展，数字信号处理（Digital Signal Processing，简称DSP）在各个领域得到广泛应用。
其中，一种常见的应用是通过数字直接合成（Digital Direct Synthesis，简称DDS）来生成各种信号。
DDS信号发生器能够快速准确地产生高质量的信号，被广泛应用于通信、电子测量、医疗器械等领域。
本文将阐述基于现场可编程门阵列（Field-Programmable Gate Array，简称FPGA）的DDS信号发生器设计。
二、FPGA的简介FPGA是一种可编程的逻辑器件，其内部包含了大量可编程的逻辑单元和存储单元。
FPGA具有灵活性高、可重构性强等特点，可以根据设计者的需求，灵活地实现各种数字电路。
因此，FPGA成为DDS信号发生器设计的理想平台。
三、DDS技术原理DDS技术通过数字控制相位累加器和振荡器来实现信号的直接合成。
其中，相位累加器用于控制振荡器输出频率的连续调节，振荡器则根据相位累加器的输出产生正弦波。
DDS信号发生器的主要步骤如下：1. 初始化相位累加器：将初始相位值存入相位累加器。
2. 累加相位值：相位累加器根据设定的增量值不断累加，得到一个新的相位值。
3. 查表获得振荡器的输出值：通过查表法，根据相位值获得振荡器的输出幅度。
4. 输出信号：根据振荡器的输出幅度，形成DDS信号。
四、1. 系统架构设计：本设计采用基于FPGA的硬件逻辑实现DDS信号发生器。
系统由相位累加器、振荡器、幅度调节模块和输出模块组成。
其中，相位累加器使用FPGA中的计数器实现，振荡器采用三角函数计算逼近的方式实现，幅度调节模块用于调节振荡器的输出幅度，输出模块将DDS信号输出到外部。
2. 相位累加器设计：相位累加器是DDS信号发生器的核心模块。
本设计采用基于FPGA的计数器实现相位累加器，通过控制计数器的计数速度来调节信号的频率。
基于FPGA的DDS信号发生器的设计与实现
基于FPGA的DDS信号发⽣器的设计与实现⼀、实现环境 软件：Quartus II 13.0 硬件：MP801⼆、DDS基本原理 DDS（Direct Digital Synthesizer）即数字合成器，是⼀种新型的频率合成技术，具有相对带宽⼤，频率转换时间短，分辨率⾼和相位连续性好等优点。
较容易实现频率、相位及幅度的数控调制，⼴泛应⽤于通信领域。
DDS的实现⽰意图如下图所⽰： 1、将需要合成的信号的数据存储在rom中，合成待输出信号的⽅法请参考： 2、dds_control实现的功能是将存储在rom中的待合成的信号的数据按照⼀定的规则取出来： dds_control主要由相位累加和频率累加来实现，简单的说，通过控制相位累加和频率累加来实现从rom中取出不同时刻的数据。
（1）相位累加器位数为N位（24~32），相位累加器把正弦信号在相位上的精度定义为N位，其分辨率位1/2N ，决定⼀个波形的起始时刻在哪个点； （2）频率累加器⽤来控制每隔⼏个点从rom中取⼀个数据，决定⼀个波形的频率； （3）若DDS的时钟频率为F clk ,频率控制字fword = 1，则输出频率为 F out = F clk/2N,这个频率相当于“基频”，若fword = B，则输出频率 F out = B * F clk/2N。
因此理论上由以上三个参数就可以得出任意的 f o 输出频率，且可以得出频率分辨率由时钟频率和累加器的位数决定的结论。
当参考时钟频率越⾼，累加器位数越⾼，输出频率分辨率就越⾼。
3、从FPGA中出来的信号都是数字信号（dds_control输出的信号都为数字信号），需要通过dac芯⽚来将数字信号转换为模拟信号，这样将dac芯⽚输出的信号接⼊到⽰波器中，才能看到波形； 4、举例说明频率控制和相位控制： 如上图所⽰，这个是⼀个由33个点构成的正弦波信号，（rom_addr，rom_data），纵坐标为存储在rom中的正弦波信号，横坐标为dds_control ⽣成的地址信号。
基于FPGA的DDS多路信号源的设计
考 索． 探微
课程教育 研究
Ｃ ｏ ｕ ｒ ｓ ｅ Ｅ ｄ ｕ ｃ ａ ｔ ｉ ｏ ｎ Ｒ ｅ ｓ ｅ ａ ｒ ｃ ｈ
２ ０ １ ４ 年６ 月 中旬 刊
基于 Ｆ Ｐ Ｇ Ａ的 Ｄ Ｄ Ｓ多路 信 号 源的设 计
郑明杰
【 中图分类号】 Ｇ ６ ４
一
魏 丽 英
【 文章编号】 ２ Ｏ ９ ５ — ３ ０ ８ ９ （ ２ ０ １ ４ ） ０ ６ — ０ ２ ３ ２ — ０ １
据 输入 端 。 如此循环 ． 当相 位 累加 器 满量 程 时 则 产 生 一 次 溢 出 ， 完成一个周期 ．同时将输 出的 ３ ２位二进制 中的高 ８ 住数据输 出． 作 为波 形 存储 器 的 寻址 地 址 ４ ． 波 形存 储 器 的 实现 波 形 采 样 点 值 通 过 ＭＡＴ Ｌ Ａ Ｂ程序将 波形数 据写入 后缀 为ｃ ｏ ｅ 的 文件 ．然 后 定 制 Ｆ Ｐ ＧＡ 内部 集 成 Ｉ Ｐ ｃｏ ｒ ｅ实现 波 形 存
２ ． 频 率控 制 字 Ｆ Ｃ Ｗ： 频 率控 制 字 ， 即相 位 增 量 。 依 据 ＤＤＳ方程 ： ＝ Ｋ Ｎ， ｆ ｏ 表 示输 出频 率 ， ｅ表 示 时钟 频
基于FPGA的DDS信号源设计与实现
基于FPGA的DDS信号源设计与实现陈诚;秦立涛;苏艳群;阙大顺【摘要】DDS广泛应用于电信与电子仪器领域,是实现设备全数字化的关键技术.文章设计并运用ISE10.0软件完成了三相正弦波信号、矩形波信号、调频调相信号的波形仿真,并以Xilinx的FPGA核心板SPARTAN 3AN,结合高性能的MCU-ATMEGA128,完成了DDS的硬件设计及实现.仿真和实测结果表明,对于频率范围在0.1Hz到10MHz的正弦信号,输出信号的频率精度优予0.1%,频率稳定度优于10-6,输出信号峰峰值≥20V,且相位以1°任意步进,具有电路简单、输出波形调整灵活以及性阶比高等特点.【期刊名称】《电脑与信息技术》【年(卷),期】2010(018)002【总页数】4页(P10-13)【关键词】DDS;FPGA;信号发生器;单片机;液晶显示【作者】陈诚;秦立涛;苏艳群;阙大顺【作者单位】武汉理工大学信息工程学院,武汉,430063;武汉理工大学信息工程学院,武汉,430063;武汉理工大学信息工程学院,武汉,430063;武汉理工大学信息工程学院,武汉,430063【正文语种】中文【中图分类】TN742.1;TP391直接数字频率合成 (Direct Digital Frequency Synthesis,DDS)具有低成本、低功耗、高分辨率、快速的转换时间、全数字化接口、易于与微处理器结合等优点，近十年得到了快速发展[1]。
虽然目前许多芯片制造商都推出了专用DDS芯片，但在某些特殊场合，专用DDS芯片的输出波形种类、带宽、精度等难以满足设计者的要求。
因此，将DDS技术与高速、高性能的数字器件相结合的研究成为当前的研究热点[1-2]。
现场可编程门阵列(Field Programmable Gate Array,FPGA)器件具有高速、高可靠性、高集成度、现场可编程及有强大EDA软件支持等优点，因而在通信、数据处理、网络、仪器、工业控制、军事和航空航天等众多领域得到了广泛应用。
基于FPGA的DDS信号发生器设计2
基于FPGA的DDS信号发生器设计作者：高士友,胡学深,杜兴莉,刘桥来源：现代电子技术更新时间：2009年09月21日编辑：admin 内容摘要：系统按工作原理和控制对象的先后分为三个功能单元：波形数据产生单元、D／A转化单元和滤波整形处理单元。
波形数据产生单元按功能实现上的相互联系可划分为频率控制字生成模块、相位累加器模块和波形数据ROM表模块，如图3所示。
关键词：波形累加器 DDS 信号发生器 FPGA 低通滤波器模拟量输出线性度查找表矩形波0 引言信号发生器又称信号源或振荡器，在生产实践和科技领域中有着广泛的应用。
能够产生多种波形，如三角波、锯齿波、矩形波(含方波)、正弦波的电路被称为函数信号发生器。
函数信号发生器的实现方法通常是采用分立元件或单片专用集成芯片，但其频率不高，稳定性较差，且不易调试，开发和使用上都受到较大限制。
随着可编程逻辑器件(FPGA)的不断发展，直接频率合成(DDS)技术应用的愈加成熟，利用DDS原理在FP-GA平台上开发高性能的多种波形信号发生器与基于DDS芯片的信号发生器相比，成本更低，操作更加灵活，而且还能根据要求在线更新配置，系统开发趋于软件化、自定义化。
本文研究了基于FPGA的DDS信号发生器设计，实现了满足预定指标的多波形输出。
1 DDS基本原理DDS建立在采样定理基础上，首先对需要产生的波形进行采样，将采样值数字化后存入存储器作为查找表，然后通过查表读取数据，再经D／A转换器转换为模拟量，将保存的波形重新合成出来。
DDS基本原理框图如图1所示。
除了滤波器(LPF)之外，DDS系统都是通过数字集成电路实现的，易于集成和小型化。
系统的参考时钟源通常是一个具有高稳定性的晶体振荡器，为各组成部分提供同步时钟。
频率控制字(FSW)实际上是相位增量值(二进制编码)作为相位累加器的累加值。
相位累加器在每一个参考时钟脉冲输入时，累加一次频率字，其输出相应增加一个步长的相位增量。
毕业论文开题报告基于FPGA的DDS数字信号源的设计开题报告
四川师范大学毕业设计开题报告姓名王蕾学号2008070643 专业 2008070643 题目基于FPGA的DDS数字信号源设计1、选题背景（含国内外相关研究综述及评价）与意义。
(1)背景：直接数字频率合成（Direct Digital Synthesizer，简称：DDS）技术是一种新的全数字的频率合成原理，它从相位的角度出发直接合成所需波形。
这种技术由美国学者J.Tiercy,M.Rader和B.Gold于1971年首次提出，但限于当时的技术和工艺水平，DDS技术仅仅在理论上进行了一些探讨，而没有应用到实际中去。
近30年来，随着超大规模集成（Very Large Scale Integration,简称：VLSI）、复杂可编程逻辑器件（Complex Programmable Logic Device,简称：CPLD）、现场可编程门阵列（Field Programmable Gate Array，简称：FPGA）等技术的出现以及对DDS理论的进一步探讨，使得DDS得到了飞速的发展。
由于其具有频率转换快、分辨率高、频率合成范围宽、相位噪声低且相位可控制的优点，因此，DDS 技术常用于产生频率快、转换速度快、分辨率高、相位可控的信号，广泛应用于电子测量、调频通信、电子对抗等领域。
近年来，已有DDS技术的波形发生器陆续被研制、生产和投入应用。
（2）意义：信号源是一种基本的电子设备，广泛应用于通信，雷达，测控，电子对抗以及现代化仪器仪表等领域，是一种为电子测量工作提供符合严格技术要求的电信号设备，和示波器、电压表、频率计等仪器一样是最普遍、最基本也是应用最广泛的的电子仪器之一，几乎所有电参量的测量都要用到信号发生器。
综上所述，不论是在生产还是在科研与教学上，信号发生器都是电子工程师信号仿真试验的最佳工具。
随着现代电子技术的飞速发展，现代电子测量工作对信号发生器的性能提出了更高的要求，不仅要求能产生正弦信号源、脉冲信号源，还能根据需要产生函数信号源和高频信号源，信号源常有三方面的用途：(1)激励源，作为某些电器设备的激励信号。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于FPGA的DDS信号源设
【摘要】本系统是基于FPGA的基础上利用DDS技术设计一种信号发生器。
正文部分主要介绍了该系统的设计原理、组成模块、实验结果及误差分析。
该系统设计的主要优点在于可以通过按键来选择不同的波形如正弦波、方波、锯齿波、三角波。
利用Verilog语言进行编程，通过ALTER公司提供的Quartus II软件编译仿真，可通过SignalTap II 观察仿真结果，也通过示波器观察所生成波形的效果。
该系统的输入时钟频率是50MHZ。
【关键词】FPGA；DDS；Verilog；Quartus II；信号发生器
一、引言
实现信号源常用的方法是频率合成法 ,其中直接数字频率合成法 ( Di rect Digital Frequency Synthesis简称 DD F S 或 DDS) ,是继直接频率合成法和间接频率合成法之后 ,随着电子技术的发展迅速崛起的第三代频率合成技术[1]。
DDS 是一种全数字技术,它从相位概念出发直接合成所需频率，与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域，是实现设备全数字化的一个关键技术。
在各行各业的测试中，信号源扮演着极为重要的作用。
信号源中采用DDS技术在各个行业已成为一种主流趋势。
随着DDS技术的发展，其在通讯、雷达、遥控遥测、航空航天等领域更是得到了广泛的应用。
而本项目正是基于FPGA的基础上利用DDS技术设计一种波形可选，初始相位可控的信号发生器。
FPGA即现场可编辑逻辑阵列，是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，解决了定制电路的不足。
因FPGA不仅解决了电子系统小型化、低功耗、高可靠性等问题，还具有开发周期短，投入少等优点而被广泛用于各种技术领域。
本项目就是基于FPGA的基础上设计的，在Altera公司的开发平台Quartus II 进行编程、仿真，并利用FPGA开发板进行验证。
二、基于FPGA的DDS信号源的设计
本系统信号源的设计主要由按键模块、频率控制字模块、相位累加模块、相位/ 幅值查找表(ROM)模块、数模转换模块及低通滤波模块组成。
如图1所示，在设计本系统时系统时钟等于参考时钟，而且初始相位规定为0.
图1 DDS信号源设计的原理框图
（一）DDS信号源设计原理
DDS技术是一种把一系列数字量形式的信号通过DA转换成模拟量的信号合成技术。
DDS的理论基础是奈奎斯特采样定律，当采样频率大于或等于模拟频率的2倍时，可以无失真的恢复出原始信号。
只不过在DDS信号源的设计中此过程是颠倒过来的，只需通过某种映射把已经量化的数值送到D/A及后级的LPF恢复原始信号。
在DDS的设计中，我们用Guagle-wave软件分别对正弦波、方波、三角波、锯齿波进行采样，并把所得数据复制到ROM核中。
工作时，我们利用按键选择想要的波形和想要输出的频率，通过公式K = f out ×2^N/ f clk 计算出频率控制字，送入相位累加模块。
这样每来一个系统时钟频率控制字K与相位累加器中的值累加一次，得到的相位值转换为二进制的形式，取其高M位去查找ROM表获得相对应的幅值，再经D/A 转换模块由数字信号转换为模拟信号，最后D/A输出的阶梯序列波通过LPF（低通滤波器）平滑滤波后得到一个纯净的波形信号。
DDS的输出信号频率为f out = K*f clk /2^N
频率分辨率为△f out =f outmin /2^N
实际最高输出频率 f outmax = f clk * 40％
相对带宽为f outmax /f outmin =2^N *40％
（二）按键控制原理
本系统中的按键模块主要用于控制波形的选择和频率的输入。
在设计时一共用到5个按键，序号依次为1,2,3,4,5。
其中5号按键为模式选择，其他4个按键为功能键。
5号按键主要用来确定进入波形选择模式或频率设置模式。
系统上电之后，按K5键进入波形选择模式，K1选择锯齿波，K2选择三角波，K3选择方波，K4选择正弦波。
再按一次K5，系统进入频率设置模式，K3选择频率的位数和该位数的值，不断的按K3，该位数的值会不断加1,设置完后按K4键确认，然后再按K3，会选择下一位的频率值，设完频率值后，按K2键最终确认，系统就会输出该频率的波形，K1为频率重新设定按键。
（三）流水线设计原理
相位累加器的工作速度直接影响到输出信号的最高频率 ,因此该模块最关键的问题是如何尽可能地提高相位累加器的工作速度[2]。
在设计该系统时相位累加器模块采用的是48位相位累加器并利用流水线的设计思想。
其原理如图2所示。
流水线技术具有减小毛刺信号的产生，提高系统的时钟速率等优势。
流水线的核心思想：将较大的组合逻辑分解为较小的N块，通过适当的方法平均分配组合逻辑，然后在中间插入触发器，并和原触发器使用相同的时钟，就可以避免在两个触发器之间出现过大的延时，消除速度瓶颈，以提高电路的工作频率。
图2 48位相位累加器设计框图
（四）ROM模块
该模块调用了FPGA内部的存储器，容量大小为4096（即2^12）byte.依次存放锯齿波，三角波，方波和正弦波。
该模块在设计时主要利用Guagle-wave软件对四种波形的幅值进行采样，采样点数为1024（即2^10）个，幅值宽度为8bit.
三、仿真结果
利用软件Quartus II 对DDS信号源设计的程序进行编译并下载到FPGA开发板中。
通过Quartus II 自带的在线逻辑分析仪SignalTap II 对实验结果进行仿真。
SignalTap II 是嵌入式逻辑分析仪，它能够获取和显示系统内部的实时信号，观察在系统设计中的硬件和软件之间的相互作用，用于板级调试系统。
应注意SignalTap II 必须是在程序下载到开发板中，上电之后才可运行。
波形如图3，图4，图5，图6为仿真结果。
图3 正弦波
图4 方波
图5 三角波
图6 锯齿波
四、误差来源分析
在理想的情况下：（1）相位累加器的输出值应直接输入表ROM进行查找，不进行舍位。
（2）ROM表中用来表示量化幅度的二进制代码的位数应是无限的。
（3）D/A应具有理想得数模转换特性。
（4）所处的实验环境应是理想的。
（一）相位截断
通常为了提高系统的分辨率，常常把累加器的位数设的很多。
如果用相位累加器的全部位数来查找ROM 表，则需要很大的存储空间，不符合实际情况。
因而本系统在设计时，采用48位相位累加器，相位累加器输出的用于查找表ROM寻址的相位值有经过舍位。
相位累加器输出值是48位（二进制），而仅有高10位作为ROM核地址12位中的低10位。
ROM核12位地址中的高两位是由按键控制的，用来确定选择的波形。
所以会对输出的幅值造成一定的偏差。
在以后的实验中我们可通过增加ROM的地址位数，尽量减小相位截断误差。
（二）幅度量化
设计该系统时，表ROM采用一定位数（8位）的二进制代码来表示量化幅值。
而每一个相位所对应的幅度值都是无限小数，并不能用一定位数的二进制代码准确储存。
这样必然会造成一定的误差，再经D/A转换，LPF平滑滤波所得到的波形必然与实际波形存在偏差。
我们可通过增加ROM内幅度值的位数以提高精
确度，进而减小误差。
（三）D/A转换误差
D/A对DDS产生的误差主要包括理想和非理想的。
理想D/A主要会对信号频谱的幅度和相位产生改变，而非理想D/A的动态非线性、静态非线性、有限分辨率、瞬间毛刺等非理想特性会对输出频谱产生主要影响。
我们可通过选择高精度的D/A，以减小误差。
五、结语
该系统在设计时，采用的系统时钟等于参考时钟，初始相位为0。
之后，我们在设计时可以根据需求利用PLL核倍频或分频，初始相位也可根据需要而设定。
FPGA是现场可编辑门阵列，程序设计人员可根据项目的需求不断的修改程序，已达到预期的效果。
市场上目前利用专用 DDS 芯片开发的信号源比较多 ,它们输出频率高、波形好、功能也较多 , 但采用FPGA 设计的 DDS 信号源与之相比较 , 具有如下优势 : 专用 DDS 芯片实现的信号源需要微控制器的协助 ,才能发挥其优势；而基于 FPGA 的 DDS 信号源 , 可在一片 FPGA 芯片上实现信号源的信号产生和控制 ,并且只要改变存储波形信息的 ROM 数据 ,就可以灵活地实现任意波形发生[3]。
我们可以根据需求选择合适的波形，设定合适的初始相位和系统时钟。
此外就价格而言基于FPGA的DDS信号源并不比专用DDS芯片开发的信号源高很多，但它却可以实现很多复杂的功能。
[1] 张厥胜 , 曹丽娜. 锁相与频率合成技术[ M ] . 成都 : 电子科技大学出版社 , 1995 : 140 — 147 .
[2] 刘晨 , 王森章. 直接数字频率合成器的设计及 FPGA 实现[J ] . 微电子与计算机 , 2004 , 21 ( 5) : 63-65 .
[3] 宋阳 , 孙肖子 , 仁爱锋. 基于 DDS 和 FPGA 的虚拟智能信号源的研究[J ] . 数据采集与处理 , 2001 , 16 ( 专辑) : 124 -126 .。