Sigma-Delta调制器的开关电容积分器设计
三阶Sigma-delta调制器的设计
• 141•本文基于PZT传感器读出电路设计，先介绍Sigma-delta调制器的工作原理，其中选用单环三阶单比特调制器，再对调制器模块进行Matlab建模仿真，仿真结果显示能够达到16.40位的信噪比。
最后在smic0.18um的工艺下，对调制器模块进行实际电路设计，信号带宽为1Khz，过采样率为128，时钟频率为256K下，仿真结果为16.38位的精度，证明了能够满足设计要求。
信号采样过程可以将模数转换器分为奈式（奈奎斯特）ADC 和过采样ADC。
根据奈奎斯特定理，采样频率要至少满足两倍的信号带宽。
时钟频率是信号带宽两倍的模数转换器叫奈奎斯特ADC，这类模数转换器一般有逐次逼近型ADC（SAR ADC）、并行比较ADC(Flash ADC)、流水线型ADC（Pipeline ADC）等。
过采样ADC 是以远超过两倍的采样频率进行采样的模数转换器，Sigma-delta ADC是典型的代表。
Sigma-delta模数转换器主要是由前端的调制器和数字抽取滤波器构成，是一个数模混合的电路。
调制器是Sigma-deltaADC的核心部分。
本文主要介绍前端的模拟调制器部分，调制器模块选用三阶结构，信噪比达到16.38bits，具有较高的精度。
第一节主要介绍调制器的工作原理；第二节根据ADC的性能确定调制器的结构；第三节根据前面的调制器结构去分析电路各个模块的参数以确定设计指标；第四节给出本文的总结。
1 Sigma-delta调制原理模数转换的一般过程包含采样保持和量化编码。
Sigma-delta调制器结合了噪声整形和过采样这两种技术，能够将量化噪声双重抑制，进而得到高精度模数转换。
过采样技术可以降低对抗混叠滤波器的要求，同时能够减少基带内噪声来提高信噪比。
假设量化误差独立于输入信号，则能够把量化噪声看作白噪声。
将量化噪声Eq(f)的功率谱密度在信号带宽[-fB,fB]这个区间内积分，则噪声功率可以表示为：(1)上式中的K是过采样率，K= f s /2f B，实际取值在8到125之间。
高精度SigmaDelta调制器的研究与设计
●
作品的内容。对本论文所涉及的研究工作做出贡献的其他个人和集
体，均已在文中以明确方式标明。本学位论文原创性声明的法律责任
由本人承担。
学位论文作者签名：
年月
日
南开大学学位论文使用授权书
Ｓｉｇｍａ．Ｄｅｌｔａ ｔｅｃｈｎｏｌｏｇｙ ａｒｅ ｉｎｔｒｏｄｕｃｅｄ ｂｙ ｃｏｍｐａｒｉｎｇ ｗｉｔｈ Ｎｙｑｕｉｓｔ ｒａｔｅ ａｎｄ ｏｖｅｒｓａｍｐｌｉｎｇ ｃｏｎｖｅｒｔｅｒ．Ｔｈｅｎ ａ ｎｅｗ Ｃａｓｃａｄｅｄ Ｓｉｇｍａ—Ｄｅｌｔａ ｍｏｄｕｌａｔｏｒ ｓｔｒｕｃｔｕｒｅ ｕｓｉｎｇ ｍｕｌｔｉ．ｂｉｔ ｑｕａｎｔｉｚｅｒｓ ｃｏｍｂｉｎｅｄ ｗｉｔｈ ｓｉｎｇｌｅ—ｂｉｔ ｆｅｅｄｂａｃｋ ｉｓ ｐｒｅｓｅｎｔｅｄ，ａｎｄ ｓｈｏｗｎ ｔｏ ｈａｖｅ ｓｅｖｅｒａｌ ｓｉｇｎｉｆｉｃａｎｔ ａｄｖａｎｔａｇｅｓ ｔｈａｔ ｍａｋｅ ｉｔ ｓｕｉｔａｂｌｅ ｆｏｒ ｈｉｇｈ ｒｅｓｏｌｕｔｉｏｎ ｏｐｅｒａｔｉｏｎ
ｃｏｎｖｅｒｔｅｒｓ（ＡＤＣ），ａｃｔｉｎｇ ａｓ ａ ｎｅｃｅｓｓａｒｙ ｂｒｉｄｇｅ ｂｅｔｗｅｅｎ ａｎａｌｏｇ ａｎｄ ｄｉｇｉｔａｌ ｗｏｒｌｄ，ａｒｅ ｔａｋｉｎｇ ａ ｍｏｒｅ ａｎｄ ｍｏｒｅ ｉｍｐｏｒｔａｎｔ ｐｏｓｉｔｉｏｎ．Ｈｉｇｈｅｒ ｓｐｅｅｄ ａｎｄ ｒｅｓｏｌｕｔｉｏｎ ａｒｅ ｕｒｇｅｎｔｌｙ ｄｅｍａｎｄｅｄ ｆｏｒ ｅｘｐｌｏｓｉｖｅ ｄｅｖｅｌｏｐｅｄ ｃｏｍｐｕｔｅｒｓ ａｎｄ ｗｉｒｅｌｅｓｓ ｃｏｍｍｕｎｉｃａｔｉｏｎ．
非公开学位论文，保密期限内不向外提交和提供服务，解密后提交和服务同公开论文。 论文电子版提交至校图书馆网站：ｈ０１／ｉｎｄｅｘ．ｈｔｍ。 本人承诺：本人的学位论文是在南开大学学习期间创作完成的作品，并已通过论文答辩； 提交的学位论文电子版与纸质本论文的内容一致，如因不同造成不良后果由本人自负。 本人同意遵守上述规定。本授权书签署一式两份，由研究生院和图书馆留存。
用于音频的高精度Sigma-Delta调制器的研究与设计
摘 要本论文对用于音频的四阶单比特开关电容Sigma-Delta调制器的整个设计过程进行了研究。
首先，调制器采用了输入前馈结构，调制器中有一条从输入到量化器的信号通路，这样输入信号成分将不再出现在环路滤波器中，积分器的输出摆幅就不用像反馈结构那样大，即减小了对积分器输出摆幅的要求。
由于这个优点，调制器的功耗可以较小。
为达到18位有效分辨率ADC的要求，本文选定了合适的调制器阶数、过采样率、量化器位数等。
由于单环结构对模拟电路非理想性和器件失配的不敏感，设计中采用了单环结构来实现四阶调制器。
然后，利用Delta-Sigma Toolbox对设计的调制器进行了理想系统和非理想系统建模，并在Matlab/Simulink环境下进行了仿真，结果显示设计的的调制器在输入信号带宽20 kHz，采样频率5.12MHz时，可达到118.4dB的信噪失真比。
其次，本文对Sigma-Delta调制器的开关电容电路实现进行了分析和设计。
设计的调制器在SMIC 0.18μm 1P6M CMOS工艺条件下实现，包括四个由全差分跨导运算放大器OTA构建的开关电容积分器、一个动态比较器、反馈DAC、两相非交叠时钟电路和带隙基准电压源等模块。
同时，本文还完成了调制器的版图设计。
经Cadence/Spectre仿真器仿真，结果显示调制器各模块性能良好，整体调制器电路可达到108.5dB的SNDR和17.72bits的ENOB。
设计的单环四阶开关电容Sigma-Delta调制器采用SMIC 0.18μm 1P6M CMOS工艺设计实现，采用CRFF结构、一位量化、128的过采样率。
该调制器在输入信号带宽20kHz、采样频率5.12MHz、电源电压1.8 V条件下，SNDR可达到108.5dB，功耗仅3.28mW，适用于音频领域和其他的便携式设备。
关键词：Sigma-Delta调制器；开关电容技术；高精度；音频应用；AbstractIn this thesis, the complete design procedure of a fourth-order single-bit switched-capacitor Sigma-Delta modulator for audio application is presented.Firstly, the input-feedforward topology which has an extra signal path from the input of the modulator to the quantizer is employed, as a result, the signal component will not appears in the loop filter and the voltage swings of integrators do not need to be so large as the feedback topology modulator. Due to this advantage, the power of modulator could be smaller. Then the order of modulator, the oversampling ratio, bits of quantizer are established to meet the requirements of 18-bits ENOB of ADC. A single-loop architecture which is not sensitive to analog non-idealities and component mismatch is adopted. The behavioral model, with and without non-idealities, of modulator is builted with Delta-Sigma Toolbox, and the behavioral simulation results of designed modulator in Matlab/Simulink indicate that the modulator could achieve 118.4dB SNDR(signal to noise and distortion ratio) in a signal bandwidth of 20kHz with a sampling frequence of 5.12MHz.Secondly, the switched-capacitor circuit implementation of Sigma-Delta modulator is analysed and designed. The modulator is implemented in SMIC 0.18μm 1P6M CMOS process, which includes four SC integrators builted with fully differential OTA, a dynamic comparator, feedback DAC, two phases non-overlapping clock circuit and bandgap voltage reference etc. Then the layout of the modulator is also accomplished. Simulated with Cadence/Spectre simulator, performance of all modules is good and the whole modulator circuit achieves 108.5dB SNDR, 17.72bits ENOB.In conclusion, the desiged single-loop fourth-order SC Sigma-Delta modulator implemented in SMIC 0.18μm 1P6M CMOS process is presented in this thesis. The CRFF topology, 1-bit quantizer, 128 OSR are adopted in this modulator, the simulation results demonstrate that the modulator can achieve 108.5dB SNDR in a signal bandwidth of 20kHz with a sampling frequence of 5.12MHz and 1.8V supply, and the power is only 3.28mW, which is applicable to audio application and other portable devices.KeyWord: Sigma-Delta Modulator; switched-capacitor technology; high resolution; audio application;目 录摘要 (I)Abstract (II)第一章绪论................................................................................................................- 1 - §1.1 研究背景、现状及研究意义........................................................................- 1 - §1.2 本文的主要工作及内容安排........................................................................- 3 - 第二章Sigma-Delta调制器的基本原理.....................................................................- 5 - §2.1 奈奎斯特率ADC与过采样ADC................................................................- 5 - §2.2 量化误差与Sigma-Delta ADC关键技术.....................................................- 6 - §2.2.1 量化误差.............................................................................................- 6 - §2.2.2 过采样（oversampling）....................................................................- 8 - §2.2.3 噪声整形（noise shaping）................................................................- 9 - §2.3 Sigma-Delta 调制器体系结构.....................................................................- 11 - §2.3.1 一阶Sigma-Delta调制器..................................................................- 11 - §2.3.2 二阶Sigma-Delta调制器..................................................................- 13 - §2.3.3 高阶单环Sigma-Delta调制器..........................................................- 15 - §2.3.4 MASH结构Sigma-Delta调制器.......................................................- 16 - §2.3.5 多位量化Sigma-Delta调制器..........................................................- 17 - §2.4 Sigma-Delta调制器的性能指标..................................................................- 18 - §2.5 小结............................................................................................................- 19 - 第三章Sigma-Delta调制器系统级设计与仿真........................................................- 20 - §3.1 结构选择及参数确定.................................................................................- 20 - §3.1.1 过采样率选择...................................................................................- 21 - §3.1.2 量化器位数选择...............................................................................- 21 - §3.1.3 调制器阶数选择...............................................................................- 21 - §3.1.4 结构选择...........................................................................................- 22 - §3.2 调制器中各系数的确定.............................................................................- 26 - §3.3 理想系统仿真.............................................................................................- 31 - §3.4 Sigma-Delta调制器非理想性分析..............................................................- 33 - §3.4.1 积分器的非理想性............................................................................- 33 - §3.4.2 开关非理想特性...............................................................................- 35 - §3.4.3 噪声分析...........................................................................................- 37 - §3.5 非理想系统仿真.........................................................................................- 40 -§3.6 小结............................................................................................................- 42 - 第四章Sigma-Delta调制器电路级设计与仿真.......................................................- 43 - §4.1 开关电容积分器的设计.............................................................................- 44 - §4.1.1 积分器中运算放大器的设计............................................................- 45 - §4.1.2 开关电容积分器中开关的选择........................................................- 50 - §4.2 一位量化器的设计.....................................................................................- 51 - §4.3 反馈DAC的设计.......................................................................................- 52 - §4.4 两相非交叠时钟的设计.............................................................................- 53 - §4.5 带隙基准电压源的设计.............................................................................- 54 - §4.6 调制器整体电路仿真.................................................................................- 58 - §4.7 小结............................................................................................................- 59 - 第五章Sigma-Delta调制器版图设计.......................................................................- 60 - §5.1 版图设计考虑.............................................................................................- 60 - §5.2 调制器版图设计.........................................................................................- 61 - §5.3 小结............................................................................................................- 65 - 第六章总结与展望...................................................................................................- 66 - §6.1 论文工作总结......................................................................................- 66 - §6.2 工作展望..............................................................................................- 66 - 参考文献....................................................................................................................- 68 - 致谢..........................................................................................................................- 72 - 作者在攻读硕士期间主要研究成果..........................................................................- 73 -第一章绪论第一章 绪论§1.1 研究背景、现状及研究意义现代社会中，电子产品充斥着人们生活的角角落落。
Sigma-Delta调制器的开关电容积分器设计
Sigma-Delta调制器的开关电容积分器设计作者：王娟张萃珍来源：《河南科技》2019年第08期摘要：本文设计了一种用于Sigma-Delta调制器的开关电容积分器，介绍了开关电容积分器的结构及其运算放大器的电路结构，最后给出了开关电容积分器的仿真数据，以期为相关学者的研究提供参考。
关键词：Sigma-Delta;调制器;开关电容积分器Abstract： In this paper， a switched capacitor integrator for Sigma-Delta modulator was designed. The structure of the switched capacitor integrator and the circuit structure of its operational amplifier were introduced. Finally， the simulation data of the switched capacitor integrator were given in order to provide reference for relevant scholars.Keywords： Sigma-Delta;modulator;switched capacitor integrator1 研究背景开关电容积分器是Sigma-Delta调制器的核心部件，而开关电容积分器的设计重点又聚焦在运算放大器上。
考虑到在理想状态时，运算放大器的增益、带宽和摆率都能达到无穷值的极限情况，开关电容积分器的传递函数用式（1）来进行表示。
2 开关电容积分器的设计能够实现式（1）这个传递函数的电路结构有多种，本文选择对运放输入端寄生电容不敏感的开关电容积分器结构去实现这个传递函数，如图1所示[1]。
2.1 运算放大器设计运算放大器的有限直流增益会影响系统的性能，这是由于开关电容积分器电荷不完全转移，导致开关电容积分器的传递函数产生了极点误差以及增益误差。
2-2MASH结构Sigma-Delta调制器设计
2-2MASH结构Sigma-Delta调制器设计目录第一章绪论 (1)1.1研究背景及意义 (1)1.2 Sigma-Delta ADC研究现状及发展趋势 (2)1.3论文的主要工作和章节安排 (3)第二章 Sigma-Delta调制器基本理论介绍 (4)2.1 ADC简介 (4)2.1.1 Nyquist ADC (4)2.1.2过采样ADC (5)2.2 Sigma-Delta调制器 (5)2.2.1过采样技术 (5)2.2.2噪声整形技术 (6)2.2.3 Sigma-Delta ADC介绍 (8)2.3高阶Sigma-Delta调制器 (9)2.3.1高阶单级Sigma-Delta调制器 (9)2.3.2多级（Cascade，MASH）Sigma-Delta调制器 (10) 2.4离散型实现方式和连续型实现方式 (11)2.5单比特和多比特量化 (12)2.6 Sigma-Delta调制器性能指标 (12)2.7本章小结 (13)第三章级联Sigma-Delta调制器系统建模与仿真 (14) 3.1调制器结构选取 (14)3.2 2-2MASH结构Sigma-Delta调制器建模 (15)3.3 Sigma-Delta调制器的非理想因素 (19)3.3.1 开关的非线性 (20)3.3.2 沟道电荷注入 (21)3.3.3 时钟馈通 (22)3.3.4 热噪声 (23)3.3.5 闪烁噪声 (24)3.3.6运放的非理想因素 (26)3.4 本章小结 (27)第四章 2-2MASH Sigma-Delta调制器电路实现 (28) 4.1 2-2MASH Sigma-Delta调制器电路结构 (28) 4.2运放的设计 (30)4.2.1 全差分电流镜型运算放大器 (31)4.2.2 运放的共模反馈电路 (34)4.2.3 第一级运放仿真结果 (37)4.2.4 不同工艺角下运放仿真结果 (39)4.3 比较器的设计 (40)4.4 反馈DAC的设计 (41)4.5 时钟信号产生电路 (42)4.6 开关电路设计 (45)4.7 积分器的设计 (46)4.8 噪声抵消逻辑单元 (50)4.9 调制器前仿真结果 (50)4.10本章小结 (51)第五章调制器版图布局 (52)5.1 设计数字版图与模拟版图的区别 (52)5.2 ESD保护 (52)5.3 天线效应 (52)5.4 版图中的匹配 (53)5.5 调制器版图的设计 (54)5.6 本章小结 (56)第六章总结与展望 (57)参考文献 (58)参与科研项目、发表论文、专利情况 (62)总结与致谢 (63)2-2MASH 结构Sigma-Delta 调制器设计第一章绪论1 第一章绪论1.1 研究背景及意义上个世纪40年代之后，人类社会生活基本上都会或多或少地涉及到集成电路产业，集成电路产业的发展，也推动了整个社会的发展。
2-1 MASH架构Sigma-delta调制器的设计
2-1 MASH架构Sigma-delta调制器的设计随着数字处理技术的发展,对模拟数字转换器(ADC)提出了更高的要求。
Sigmadelta ADC能提供高精度数据转换,已经应用于各个方面,如:音视频、射频等。
本文研究应用于音频领域的高精度Sigma-delta ADC。
Sigma-delta ADC可以分为模拟调制器和数字抽取滤波器两个部分。
本文在研究Sigma-delta ADC基本原理的基础上,首先完成了调制器的系统设计。
调制器的系统架构采用MASH 2-1结构,由于MASH架构调制器存在噪声泄露的问题,所以令第一级调制器的阶数为二阶并采取多位量化。
为了确保每一级积分器不过载,计算出一组全新的调制器系数,有效的提高了输入动态范围。
相比于其它传统的调制器,本文在设计调制器电路的时候,采取了以下技术来提高调制器的性能。
通过采用自举开关,降低了由于开关导通电阻非线性导致的谐波失真。
在第一级运放中设计了斩波电路滤除运放的低频闪烁噪声以及失调噪声。
对于多位DAC中电容阵列不匹配导致的非线性,采用DWA校正算法,提高了其线性度。
数字抽取滤波器可以将调制器的过采样率恢复到奈奎斯特采样率,同时还能滤除信号带外的量化噪声能量。
本文最后采用级联的方法设计了一款三级数字抽取滤波器,分别实现了25倍、2倍、2倍的降采样率。
给出了每一级滤波器的幅频响应曲线,并且在Quartus 环境中完成了整个滤波器的代码设计,最后综合生成了滤波器的硬件电路。
调制器的信号带宽为20KHz,采样频率为4.41MHz。
调制器电路设计采用了SMIC 0.18um CMOS工艺,电源电压为3.3V,前仿真结果表明调制器的SNDR达到108.02dB,功耗为5.85mW。
数字抽取滤波器的降采样率为100,最终输出数据频率为44.1KHz。
Sigma—Delta调制器系统级设计
１ ２
萋 ； 纂溅
遒 莲
可 以确定 环路 滤波器 传递 函数 ：
Ｃ ， 、
第 ３ ２ 卷 第 ３ 期
１
为 了实现 Ｓ Ｎ Ｒ达 到 １ ０ ０ ｄ Ｂ的设计 目标 ， 考虑
到实际电路许多非理想因素 ， 比如模拟部分不匹 配、 工 艺偏 差 、 系统噪声、 非理想工作 条件等 ， 因
１ ６位 ， 转换 速 率 Ｉ ． ２ ８ ＭＨ ｚ 的Ｄ ／ Ａ转换 器 。本设计 过程 可 以应 用于其 它设计指 标 的调制 器设计 。
关键词 ： Ｓ ｉ ｇ ｍ ａ — Ｄ ｅ ｌ ｔ ａ 调制器； 单比特；系统级设计 ； Ｓ Ｉ Ｍ Ｕ Ｌ Ｉ Ｎ Ｋ仿真
１ 引 言
随着集成 电路技术 的快速发展 ， 人们对数据 转换 和信 号 处 理 过 程 中 数／ 模（ Ｄ ／ Ａ） ， 模／ 数（ Ａ ／ Ｄ ） 转换器的精度要求也越来越高。相对于其它 类型的数模转换器 ， 基于过采样和噪声整形… 【 ２ 】 技术 的数模转换器不需要高精度和大规模的模拟 元 件就 能 达 到很 高 的转 换 精度 （ 大 于等 于 １ ６ 位） ， 被广泛应用于高质量音频信号处理 ， 高精度 测 量及 远距 离通信 等领 域 ， 成为 Ｄ Ａ Ｃ设计 的研究 热点。 在Ｓ ｉ ｇ ｍ ａ —Ｄ ｅ ｌ ｔ ａ型 数模 转换 器 中， Ｓ ｉ ｇ ｍ ａ—
—
行。采用多比特量化器 ， 系统的稳定性能得到较
好 的保 证 ， 缺点 是调 制器 中 Ｄ Ａ Ｃ的非线性 是 限制 调 制器性 能 的重要 因素 ， 需要 数字 校 正或者 动 态
匹配 电路 来 增 加 Ｄ Ａ Ｃ 的线 性 度 。Ｍ Ａ Ｓ Ｈ 结 构 是
微功耗高精度Sigma-DeltaADC的设计
摘要Σ-Δ ADC在工业控制、低频信号监测以及音频信号处理等领域一直有着不可替代的作用，其特点在于使用速度换取精度，对模拟电路设计的要求大大降低，在数字电路技术愈发先进的今天有着越来越重要的作用。
本文首先介绍了微功耗高精度Σ-Δ ADC的研究背景，总结了近年来国内外在低功耗以及微功耗ADC方面的研究现状，对部分低功耗Σ-Δ ADC所采用的技术进行了分析。
根据设计指标对Σ-Δ ADC进行系统级设计，调制器采用二阶反馈结构(Cascade of integrators feedback, CIFB)、一位量化、过采样率1024，数字抽取滤波器的结构采用三级级联积分梳状滤波器(Cascaded Integrator Comb, CIC)，对整个Σ-Δ ADC 进行系统级仿真以确保整个系统的功能和环路稳定性，同时为后续电路级设计提供设计约束。
调制器电路的设计首先从降低电流的角度考虑，合理分配电流消耗，运算放大器的输入对管偏置在亚阈值区，使其在极低的电流下仍有较大的跨导；量化器采用无静态电流消耗的结构。
数字抽取滤波器采用CIC滤波器结构，其优势在于整数系数，所以不需要乘法器和存储器，并且有一部分电路仅仅工作在数据输出的频率下。
由于本设计所要求的信号带宽只有10Hz，所以采样频率也只有20.48kHz，在这个时钟下，CIC抽取滤波器的功耗非常低。
电路仿真结果显示，调制器信噪比为89.3dB，有效位数14.55位；CIC抽取滤波器可以通过提高抽取率来提高ADC 的信噪比。
采用华虹0.35µm工艺完成整个Σ-Δ ADC的版图设计，其中调制器部分采用全定制的设计方法，CIC抽取滤波器采用半定制设计方法，最终整体版图面积为1.8mm×1.68mm。
对版图进行后仿真，信噪比大于88.2dB，有效位数大于14.35 位。
模拟电路消耗的电流小于24µA，数字电路消耗电流约为3.12µA，满足设计要求。
一种高精度的Sigma-Delta ADC调制器电路设计
0前言随着现代科技的发展,与模拟领域的信号处理相比,数字领域具有精度更高、可靠性更高、成本更低等优点,数字通信具有抗干扰能力强、噪声不积累、传输差错可控、易于加密处理,就是由于数字信号处理有着模拟信号处理无法企及的优势,在许多领域对信号进行相关的处理前,需要将模拟信号转换为数字信号。
模数转换器(ADC)能够将连续的模拟信号转换成离散的数字信号,它是采用采样器以及量化器对模拟信号实现时间、幅值上离散化。
模拟信号首先被抽样,成为抽样信号,它在时间上是离散的,但其取值仍然是连续的,得到离散模拟信号。
其次是量化,使抽样信号变成量化信号,其取值是离散的,故量化信号已经是数字信号了,它可以看成是多进制的数字脉冲信号,这样就完成了从模拟信号转变成数字信号的过程。
Σ-ΔADC是一种改进性增量型系统,它具有调制功能,Σ-ΔADC的工作原理是对其前后两个相邻点的值进行采样,然后对采样值进行加减运算,对运算得到的差值进行量化、编码,以此来描述信源发送过来的模拟信号中包含的信息。
它主要的特点是能够在时间概念上利用序列的平均精度来提高分辨率,从而以牺牲速度为代价来获取分辨率,这样就能够在低压条件下,在不满足严格的匹配要求条件下,依然可以采用适当的校正技术,以此获取较高的精度。
Σ-ΔADC调制器主要由三个模块组成,分别是Sigma-Delta调制器、抗重叠滤波器、以及数字采样抽取滤波器,如图1所示[1]。
图1Sigma-Delta ADC框架图1设计思路本文设计了一种高精度的Sigma-Delta ADC调制器电路,它主要包括开关电容积分器的电路、两相非交叠时钟电路、动态锁存比较器。
1.1开关电容积分器的电路开关电容积分器的电路,如图2所示。
积分器是Sigma-Delta 调制器的核心模块之一,它的性能和功耗对整个系统的性能指标都扮演了重要的角色,所以在设计的积分器的时候就一定要考虑精度要求。
由Sigma-Delta调制器原理可知道,调制器的性能与传输函数整形的阶数二者是成正比关系,调制器的阶数越高,噪声整形的效果越好。
用于sigma-delta调制器的开关电容积分器的设计
用于sigma-delta调制器的开关电容积分器的设计文章标题：深度剖析：用于sigma-delta调制器的开关电容积分器的设计在现代电子领域中，sigma-delta调制器作为一种常见的模拟数字转换器，其设计与性能优化一直备受关注。
而作为其关键组成部分之一，开关电容积分器在其设计中扮演着重要的角色。
本文将对用于sigma-delta调制器的开关电容积分器的设计进行深入探讨，旨在帮助读者全面理解该主题，并为其在实际应用中提供有价值的参考意见。
一、开关电容积分器的基本原理开关电容积分器是一种常用的模拟电路，它通过周期性地改变电容器的连接和断开状态，实现对输入信号的积分处理。
在sigma-delta调制器中，开关电容积分器通常被用于对模拟输入信号进行抽样和积分，是实现高精度和低失调的关键模块。
二、开关电容积分器的设计要点1. 电容器选型：在开关电容积分器的设计中，电容器的选型直接影响了其性能表现。
通常情况下，高质量、低漏电流和稳定温度特性的电容器是首选。
2. 开关电路设计：开关电路的设计应考虑到开关动作的精准性和开关与开关之间的互相干扰。
合理设计开关电路，可以有效减小开关过渡时的电压波动和开关之间的互相影响。
3. 时序控制策略：合理的时序控制策略可以保证开关电容积分器按照预定的时间序列进行操作，从而实现精确的信号积分和抽样。
三、开关电容积分器的优化方法1. 降低开关电容积分器的失调：通过合理设计和优化各个子电路的参数，如改进开关电路的精度、增加校准电路等方法来降低开关电容积分器的失调，提高其测量精度。
2. 降低开关电容积分器的噪声：采用抑制噪声的电路设计，如降低交流信号的传递、优化时序控制策略等方法，可有效降低开关电容积分器的噪声水平。
3. 提高开关电容积分器的动态性能：通过优化电路结构和改进开关电路设计，可以提高开关电容积分器的动态性能，如提高其输入动态范围、减小动态失真等。
四、个人观点和理解在实际设计中，用于sigma-delta调制器的开关电容积分器的设计需综合考虑电路参数、动态性能和失调噪声等方面的因素。
Sigma-Delta调制器的开关电容积分器设计
图 2 调制器行为级模型结果 1
运算放大器的带宽有限，会导致开关分压器输出信
号的建立不完整，导致开关电容积分器传递函数将产生
极点误差及增益误差，最终导致系统性能受到影响。有
限带宽的影响可由（5）、（6）和（7）来表示。
τ
=
1 2πβGBW
1 研究背景
开关电容积分器是 Sigma-Delta 调制器的核心部件，
而开关电容积分器的设计重点又聚焦在运算放大器上。
考虑到在理想状态时，运算放大器的增益、带宽和摆率都
能达到无穷值的极限情况，开关电容积分器的传递函数
用式（1）来进行表示。
H(z)
=
Cs·z-1 CtH ( z) 表示开关电容积分器的传递函数；z-1 为
Φ2d
Cs
Φ2
Voutp Ci
图 1 对寄生电容不敏感的积分器结构
2.1 运算放大器设计 运算放大器的有限直流增益会影响系统的性能，这 是由于开关电容积分器电荷不完全转移，导致开关电容 积分器的传递函数产生了极点误差以及增益误差。有限 直流增益所带来的影响一般可以由式（3）和式（4）来表
收稿日期：2019-02-15 基金项目：江西机电职业技术学院科学技术研究项目“生物电监测 Sigma-Delta ADC 调制器电路的设计研究” （JD1805），项目主持人：王娟。 作者简介：王娟（1982—），女，硕士，讲师，研究方向：光通信。
{ [ ] } H(z) =
Cs·r2(1 - k) z-1
Ct 1 - r1 1 - k(1 - r1) z-1
（5） （6）
Vo(nTs) =
r1[1 - k(1 - r1)]Vo[(n - 1)Ts]
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第8期
Sigma-Delta 调制器的开关电容积分器设计
·63·
SNR（dB） SNR(dB)
示。利用这两个等式可以建立调制器行为级模型，最终
得到有限直流增益与系统输出端信噪比两者之间的关
系，如图 2 所示［2］。从图 2 可以看出，系统对于运算放大
器的增益要求并不高，大概需要 50dB 以上就能够满足系
运 放 有 限 带 宽 的 关 系（这 里 假 设 运 算 放 大 器 增 益 为
80dB），如图 3 所示。由图 3 可知，增益带宽积的值在大于
11fs 时，输出端信噪比的值基本保持一致，由此可以得到 相关结论，增益带宽积的最小值是 12fs ，即 0.23MHz。
运放的有限摆率会造成严重的非线性系统，这将直
单位延迟；CC
s t
表示积分器增益；Cs
和
Ct
分别是采样电容
和积分电容。
2 开关电容积分器的设计
能够实现式（1）这个传递函数的电路结构有多种，本 文选择对运放输入端寄生电容不敏感的开关电容积分器 结构去实现这个传递函数，如图 1 所示［1］。
图 1 中 Φ1 和 Φ2 为两相不交叠的时钟；Φ1d 是 Φ1 的 延迟时钟；Φ2d 是 Φ2 的延迟时钟；其中 CS 是电路的采样
接影响系统性能。确定摆率的方法有两种：一是让摆率
电容；Ci 为积分电容。在 Φ1 相位时，积分器进行采样，在
Φ2 相位时，进行积分运算。假设 Vi 为输入，Vo 为输出，那
么其对应的差分方程为：
Vo(nTs)
=
Vo[(n
-
1)T]
+
Cs Ct
Vi[(n
-
1)Ts]
（2）
Vinp
Φ2d Φ1d
Cs Φ2
Φ1
Ci Voutn
Vref
Vinn
Φ1d
Φ1
统所需了。
H
(
z)
=
Cs·r2 z-1 Ct(1 - r1 z )-1
[ ] [ ] Vo(nTs) = r1Vo
(n - 1)Ts
+
r
2
Cs Ct
V
i
(n - 1)Ts
（3） （4）
150 140 130 120 110 100 90 80 70 60 50
0 10 20 30 40 50 60 70 80 GAIN(dB)
Φ2d
Cs
Φ2
Voutp Ci
图 1 对寄生电容不敏感的积分器结构
2.1 运算放大器设计 运算放大器的有限直流增益会影响系统的性能，这 是由于开关电容积分器电荷不完全转移，导致开关电容 积分器的传递函数产生了极点误差以及增益误差。有限 直流增益所带来的影响一般可以由式（3）和式（4）来表
收稿日期：2019-02-15 基金项目：江西机电职业技术学院科学技术研究项目“生物电监测 Sigma-Delta ADC 调制器电路的设计研究” （JD1805），项目主持人：王娟。 作者简介：王娟（1982—），女，硕士，讲师，研究方向：光通信。
总 670 期第八期 2019 年 3 月
河南科技 Henan Science and Technology
工业技术
Sigma-Delta 调制器的开关电容积分器设计
王 娟 张萃珍
（江西机电职业技术学院，江西 南昌 330013）
摘 要：本文设计了一种用于 Sigma-Delta 调制器的开关电容积分器，介绍了开关电容积分器的结构及其运算
vddvb1m4m6voutrm8m10vsscmfbm11vb3m9vinm1voutpvb2m7m5m2vipm3图4运算放大器电路结构sigmadelta调制器的开关电容积分器设计64第8期表1系统的运放指标运放参数增益db增益带宽积mhz摆率vs摆幅v负载pf数值至少60至少02302至少154由于电路的输入管输入共模范围包含零电位这里选择噪声系数小的pmos管作为输入管
1 研究背景
开关电容积分器是 Sigma-Delta 调制器的核心部件，
而开关电容积分器的设计重点又聚焦在运算放大器上。
考虑到在理想状态时，运算放大器的增益、带宽和摆率都
能达到无穷值的极限情况，开关电容积分器的传递函数
用式（1）来进行表示。
H(z)
=
Cs·z-1 Ct(1 - z )-1
（1）
其中，H ( z) 表示开关电容积分器的传递函数；z-1 为
图 2 调制器行为级模型结果 1
运算放大器的带宽有限，会导致开关分压器输出信
号的建立不完整，导致开关电容积分器传递函数将产生
极点误差及增益误差，最终导致系统性能受到影响。有
限带宽的影响可由（5）、（6）和（7）来表示。
τ
=
1 2ቤተ መጻሕፍቲ ባይዱβGBW
{ [ ] } H(z) =
Cs·r2(1 - k) z-1
Ct 1 - r1 1 - k(1 - r1) z-1
WANG Juan ZHANG Cuizhen
（Jiangxi Vocational College of Mechanical & Electrical Technology，Jiangxi Nanchang 330013）
Abstract: In this paper, a switched capacitor integrator for Sigma-Delta modulator was designed. The structure of the switched capacitor integrator and the circuit structure of its operational amplifier were introduced. Finally, the simula⁃ tion data of the switched capacitor integrator were given in order to provide reference for relevant scholars. Keywords: Sigma-Delta；modulator；switched capacitor integrator
（5） （6）
Vo(nTs) =
r1[1 - k(1 - r1)]Vo[(n - 1)Ts]
[ ] [ ] +rs
1
-
k(1
-
r1)
Cs Ct
V
i
(n
- 1)Ts
Vdd
（7）
由
τ=
1 2πβGBW
<
Ts 2
=
1 2fs
可得，GBW > 2fs
。
与之前的分析方法类似，根据式子（6）和（7），同样可
以建立调制器的行为级模型，得到系统输出端信噪比和
放大器的电路结构，最后给出了开关电容积分器的仿真数据，以期为相关学者的研究提供参考。
关键词：Sigma-Delta；调制器；开关电容积分器
中图分类号：TN432
文献标识码：A
文章编号：1003-5168（2019）08-0062-03
Design of Switched Capacitance Integrator for Sigma-Delta Modulator