哈工大数字电子技术基础习题册2010-答案6-7章
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
哈工大数字电子技术基础习题册2010-答案6-7章
第6章触发器
【6-1】已知由与非门构成的基本RS触发器的直接置“0”端和直接置“1”端的输入波形如图6.1所示，试画出触发器Q端和Q端的波形。
R d S
d
Q
Q
图 6.1
解：
基本RS触发器Q端和Q端的波形可按真值表确定，要注意的是，当
d
R和d S同时为“0”时，Q端和Q端都等于“1”。d R和d S同时撤消，即同时变为“1”时，Q端和Q端的状态不定。见图6.1（b）所示，图中Q端和Q端的最右侧的虚线表示状态不定。
R d
S d
Q
Q
不定状态
图6.1（b）题6-1答案的波形图
【6-2】触发器电路如图6.2(a)所示，在图(b)中画出电路的输出端波形，设触发器初态为“0”。
Q
d
S d
Q
Q
R
(a) (b)
图6.2
解：
此题是由或非门构成的RS 触发器，工作原理与由与非门构成的基本RS 触发器一样，只不过此电路对输入触发信号是高电平有效。参照题6-1的求解方法，即可画出输出端的波形，见图6.2(c)。
d S d
Q
R 不定状态
图6.2(c)
【6-3】试画出图6.3所示的电路，在给定输入时钟作用下的输出波形，设触发器的初态为“0”。
“
CP
Y
Z
CP
图 6.3
解：
见图6.3(b)所示，此电路可获得双相时钟。
Q Q CP Y Z
图6.3(b)
【6-4】分析图6.4所示电路，列出真值表，写出特性方程，说明其逻辑功能。
Q
图6.4
解：
1．真值表(CP =0时，保持；CP =1时，如下表）
D n Q n Q n+1 0 0 0 0 1 0 1 0 1 1 1 1
2．特性方程Q n+1=D n
3．该电路为锁存器（时钟型D 触发器）。CP =0
时，不接收D 的数据；CP =1时，把数据锁存，但该电路有空翻。
【
6-5】试画出在图6.5所示输入波形的作用下，上升和下降边沿JK 触发器的输出波形。设触发器的初态为“0”。
CP J K
图 6.5
解：
见图6.5(b)所示。
CP J K
J K Q
Q
图6.5(b)
【6-6】试画出图P6.6(a)所示电路，在图6.6(b)给定输入下的Q 端波形，设触发器初态为“0”。
CP D Q
Q Q
(a)
(b)
图6.6
解：
见图6.6(b)所示。
D Q
图6.6(b)
【6-7】根据特性方程，外加与非门将D 触发器转换为JK 触发器，应如何实现？若反过来将JK 触发器转换为D 触发器，应如何实现？ 解：J-K 触发器特性方程 n 1
n
n
Q JQ KQ +=+
D 触发器特性方程 n 1
Q D +=
D 触发器转换为J-K 触发器 n n n n
D J Q KQ J Q KQ =+=⋅ 如
图6.7（a ）所示。
J-K 触发器转换为D 触发器 J D
=，K
D = 如图
6.7（b ）所示。
（
a ）
（b ）
图6.7
【6-8】电路如图6.8(a)所示，触发器为维持阻塞型D 触发器，各触发器初态均为“0”。
1．在图(b)中画出CP 作用下的Q 0 Q 1和Z 的波形；
2．分析Z 与CP 的关系。
C1
1D Q
C11D R
Q Q
Z
Q 0
Q 1
FF 0
FF 1
CP Q 0Z
Q 1
(a) (b)
图6.8
解：1、CP 作用下的输出Q 0 Q 1和Z 的波形如下图； 2、Z 对CP 三分频。
Z
CP Q1Q2
Z
【6-9】电路如图 6.9(a)所示，试在图(b)中画出给定输入波形作用下的输出波形，各触发器的初态均为“0”；根据输出波形，说明该电路具有什么功能？
CP
A
(a)
CP A F
(b) 图6.9
解：输出波形图见图6.9(c)
CP A F
图6.9(c)
【6-10】电路如图6.10所示，试在图(b)中画出给定输入波形作用下输出端Q 0和Q 1的波形，设各触发器的初态均为“0”。
CP Q 0A Q 1
(a) (b)
图6.10
解：输出波形图见图6.10(c)
CP B C
A
图6.10(c)
【6-11】电路如图6.11所示，试在图(b)中画出给定输入波形作用下输出端Q 0 和Q 1波形，各触发器的初态均为
“0”。
Q 0
A
C11J 1K R
Q
CP
C11J
1K
Q Q
“1”
“1”
Q 1FF 0
FF 1
A
Q 0Q 1
CP
(a) (b)
图6.11
解：
见图6.11(b)所示。该电路A 输入每出现一次下降沿，Q 1端就输出一个宽度等于时钟周期的脉冲。
A
Q 0Q 1
CP
图6.11(b)
第7章 时序逻辑电路
【7-1】已知时序逻辑电路如图7.1所示，假