《微机原理与接口技术(第二版)》课后答案马维华版
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
微处理器的主要性能指标如下表所示数性能指标参数义含义例示例字长内部处理二进制数的位数8163264主频处理器核心工作频率100mhz32ghz外频外部总线的核心频率基准频率33mhz66mhz100mhzfsb频率前端总线频率266mhz533mhz800mhz1330mhz工作电压处理器核心工作电压5v3v18v12v制造工艺指管子之间的最小线距013m90nm65nm45nm地址线宽度处理器外部地址线条数决定物理地址空间2m203236数据线宽度处理器外部数据线条数决定对外访问能力8位16位32位64位协处理器是否内置协处理器性能如何x87流水线技术流水线级数5级12级14级20级31级等超标量结构多条指令流水线含流水线级数1个2个3个4个8个l1l2l3cache一级二级三级高速缓存8kb16kb512kb4mbsimd单指令处理多个数据的能力mmxssesse2sse3ssse3sse4核心架构处理器采用的核心架构类型p5p6netburstcore功耗反应处理器消耗的功率功耗动态电容电压电压频率50w25w等公式21
公式（ 2 － 1） : 性能＝核心频率×每个周期执行指令的条数 说明，微处理器的性能的提高不仅取决于工作频率，还依赖每周期执行指令的条数。新的处理器 代替老的处理器，就是根据这一性能公式来提高它的性能的。即或单独提高频率，或单独增加每周期 执行指令的条数，或既提高频率又增加每周期执行指令的条数。由于核心频率的提高是有限制的，因 此从 Cure 系列开始注重提高每个周期指令执行的条数来提高性能。 2-2 简述微处理器的工作方式、各工作方式的含义和区别是什么 ?它们之间是如何切换的？ 答： 1.五种工作方式：实地址方式、保护虚地址方式、虚拟 86 方式、系统管理方式以及 IA-32E 方式。 2.含义： (1) 实地址方式是指处理器工作在 8086/8088 编程环境下的工作方式。 (2) 保护地址方式， 又称保护虚地址方式， 简称保护方式 ， 是真正发挥处理器潜能的一种工作方式。 所谓保护是指在执行多任务操作时，对不同任务使用的不同存储空间进行完全隔离，保护每个任务顺 利执行。 (3) 虚拟 86 方式是指一个多任务的环境，即模拟多个 8086 的工作方式。在这个方式之下，处理器 被模拟成多个 8086 微处理器同时工作。 (4) 系统管理方式（ SMM ）是为实现特定功能及系统安全提供的一种工作方式，SMM 的功能主要 包括电源管理以及为操作系统和正在运行的程序提供安全性。 SMM 最显著的应用就是电源管理。 以上四种方式是 IA-32 所有处理器所具有的工作方式。 (5) 从后期的 P4 到以 Core 为核心的处理器开始支持 64 位扩展技术， 引入了 IA-32E 工作方式。 在 这种方式下，处理器支持两种模式即兼容的工作方式（兼容 IA-32 处理器的方式）和 64 位工 作方式。 在兼容模式下，允许在 64 位操作系统下运行原来的 16 位和 32 位应用程序，采用 EM64T 技术，支持 64 位操作，同时支持 36 位的地址，支持 64 位线性地址，默认的地址空间为 64 位，默认的数据宽度 为 32 位，指令允许 32/64 地址和 32/64 数据的混合使用，因此又把 Core 为核心的处理器称为 32/64 处理器，与真正 64 位处理器有区别，可称之为具有 64 位功能的 32 位处理器。
处理器 流水线级数 流水线个数 单周期执指条数 80486 Pentium Pentium Pro PentiumII 5 1 1 5 2 2 12 3 3 12 3 3 PentiumII I 12 3 3 Pentium4 20(478) 31(775 ) 3(2 个倍速 ) 5 (1＋ 2× 2) Cure 2 Duo 14 4× 2 8 Cure 2 Quard 14 4× 4 16
思考与习题参考答案
2 《微型计算机及接口技术》
第 2 章 思考与习题参考答案
2-1 简述微处理器的主要性能指标，性能公式（ 2-1）说明了什么？ 答：微处理器的主要性能指标如下表所示
性能指标参数 字长 主频 外频 FSB 频率 工作电压 制造工艺 地址线宽度 数据线宽度 协处理器 流水线技术 超标量结构 L1/L2/L3 Cache SIMD 核心架构 功耗 含义 内部处理二进制数的位数 处理器核心工作频率 外部总线的核心频率（基准频率） 前端总线频率 处理器核心工作电压 指管子之间的最小线距 处理器外部地址线条数， 决定物理地址空间 2m 处理器外部数据线条数，决定对外访问能力 是否内置协处理器，性能如何 流水线级数 多条指令流水线，含流水线级数 一级 / 二级 / 三级高速缓存 单指令处理多个数据的能力 处理器采用的核心架构类型 反应处理器消耗的功率 功耗＝动态电容×电压×电压×频率 示例 8,16,32,64 100MHz,3.2GHz 33MHz,66MHz,100MHz 266MHz,533MHz,800MHz,1330MHz 5V ， 3V ， 1.8V ， 1.2V 0.13μm,90nm,65nm,45nm 20,32,36 8 位， 16 位， 32 位， 64 位 X87 5 级，12 级，14 级，20 级，31 级等 1 个 ,2 个， 3 个 ,4 个， 8 个 8KB,16KB,512KB,4MB MMX,SSE,SSE2,SSE3,SSSE3,SSE4 P5,P6,NetBurst,Core 50W,25W 等
RSM
虚拟 86 方式
2-3 IA-32E 方式兼容模式和 64 位模式下，Cure 2 Duo 系列处理器能够寻址的物理地址空间分别有 多大？为什么把具有 IA-32E 模式的处理器称为 32/64 位处理器，而不直接称为 64 位处理器？ 答： （ 1） 具有 IA-32E 工作方式处理器在兼容模式下， 最大支持的 32 位地址空间， 而在 64 位方式下， 采用 EM64T 技术，支持 64 位操作，同时支持 36 位的物理地址，支持 64 位线性地址，默认的地址空 间为 64 位。 （ 2）由于具有 IA-32E 方式的处理器默认的数据宽度为 32 位，指令允许 32/64 地址和 32/64 数据 的混合使用，因此又把 Core 为核心的处理器称为 32/64 处理器，与真正 64 位处理器有区别，可称之 为具有 64 位功能的 32 位处理器。 2-4 为什么要引入流水线技术？什么是超标量结构？ 说明从 80486 到 Cure 2 Quard 处理器所具有 的指令流水线的条数、级数以及单周期可执行简单指令的条数。 答：引入流水线技术目的就是提高指令的执行效率，超标量结构是指具有两条及以上指令流水线 的处理器的结构。从 80486 到 Cure 2 Quard 具有的流水线级数、流水线条数及单周期执行简单指令的 条数如下表所示。
4 《微型计算机及接口技术》
据 Cache 和指令 Cache 开始分离，首次采用分支指令预测功能，使效率大大提高。 P6 架构采用三条指令流水线，Cache 扩大，并引入二级 Cache ，大大地加快了数据读取和命中率， 提高了性能，支持多媒体扩展技术 MMX 。 NetBurst 架构首次采用快速执行引擎，使简单 ALU 速度加倍，采用超级流水线技术（ 20 级， 31 级），先进的动态执行，创新的 Cache 子系统（ Trace Cache 上），超标量发射以实现并行性，扩充的 可重命名的硬件寄存器，支持更新的多媒体扩展指令等。 Core 微架构拥有双核心、64 位指令集、4 发射的超标量体系结构（核心特点）和乱序执行机制等 技术，支持 36 位的物理寻址，支持 Intel 所有的扩展指令集。 Core 微架构的每个内核拥有 L1 指令 Cache 、双端口 L1 数据 Cache ， 2 个内核共同拥有共享式二级缓存。 Core 架构采用了每条超级指令流 水线 14 级，其流水线效率大幅度提升。全新的整数与浮点单元， Core 具备了 3 个 64 位的整数执行单 元，每一个都可以单独完成的 64 位整数运算操作，即 Core 能够在一个周期内同时完成 3 组 64 位的整 数运算。 2-6 8086/8088 微处理器由哪两个关键部分组成，其功能主要包括哪些？说明二者是如何配合工作 的。 答：（ 1）组成： 8086/8088 由两个既相互独立，又相互配合，并行操作的重要部件组成总线接口 部件 BIU 和执行部件 EU 组成。 （ 2）总线接口部件 BIU 的功能：负责微处理器内部与外部（存储器和 I/O 接口）的信息传递。 BIU 完成的主要任务包括：取指令、传送数据以及计算物理地址；执行部件 EU 的功能：主要功能简 单地说就是执行全部指令。 EU 完成以下几个主要任务：指令译码、执行指令、向 BIU 传送地址信息 以及管理通用寄存器和标志寄存器。 （ 3）配合工作：只要指令队列不满， 则 BIU 就去取指令，只要指令队列有指令，EU 就执行指令， 二者同时进行。 EU 向 BIU 指供地址信息， BIU 计算物理地址，并指向目标地址并取数据或指令或送 数据到目标地址，而 EU 负责运算和处理。 BIU 和 EU 既相互独立又相互配置并行流水作业。 2-7 80286 由哪几个主要部件组成 ? 各自的功能是什么？与 8086 有什么不同？ 答：1.件 AU 、总线部件 BU 、指令部件 IU 和执行部件 EU 。 2.功能： (1) 总线部件 BU 负责内外信息交换；（ 2 ）指令部件 IU 负责从预取队列中取代码并进行 译码，然后放入 3 条指令的指令队列中；（ 3）地址部件 AU 负责物理地址的生成；（ 4）执行的 EU 负责指令的执行。 3.与 8086 的不同点： （ 1）地址线条数不同，因此寻址空间不一样（ 8086： 20 条寻址 1MB， 8028624 条寻址 16MB） （ 2）内部结构不同，比 8086 多了两个部件 ,同时多了一个指令队列（已译码的指令队列） （ 3）速度提高（ 8086:5MHz,80286:16MHz ） （ 4）多了一种工作方式，支持多任务中，虚拟内存，寻址方式不同 2-8 80386 与 80286 相比内部由几个主要部件组成？各部件的功能是什么 ? 答：1.组成：6 个部件：总线部件 BU 、指令预取部件 IPU 、指令译码部件 IDU 、执行部件 EU 、分 段部件 SU 和分页部件 PU 。 2.功能： (1) 总线部件 BU ：提供与外部（存储器以及 I/O）的接口环境（地址线、数据线和控制线的驱动 等） 。 在 80386 内部， 指令预取部件要从存储器中取指令、 执行部件在执行指令时要访问存储器或 I/O，
国家十一五规划教材《微机原理与接口技术(第二版)》思考题与习题参考答案 3
3.工作方式的相互转换如下图所示。
实地址 方式 PE=1 SMI 复位或 RSM 指令
复位或 PE=0 保护 SMI RSM
PG=1,LMA=1
系统管理 方式 SMI
复 位
方式
LMA=0
VM=1
VM=0
IA-32E 方式 SMI RSM
2-5 到目前为止， Intel 基于个人计算机的微处理器有哪些核心架构，其各自的突出特点有哪些？ 答： Intel 微处理器的核心体系结构： 80X86 架构（ 8086/8088、 80286、 80386 和 80486）、 P5 架 MMX Pentium） P6 架构 PentiumⅡ和 Pentium Ⅲ） NetBurst 架构 构 （ Pentium、 、 （ Pentium Pro 、 、 （ Pentium 4）和 Core 架构（ Pentium Dual-Core 、 Core 2 Duo、 Core 2 Quad 和 Core 2 Extreme 等）。 80X86 架构基本采用 CISC（复杂指令集计算机）技术，从 8086/8088 内部的 2 个独立而又相互配 合工作的部件，到 80286 增加到 4 个部件，开始支持保护方式；进入 32 位时代， 80386 内部增加到 6 个部件， 开始虚拟 86 方式， 支持虚拟存储器和， 到了 80486 内部增加到 8 个部件， 开始支持影子内存， 并增加了 Cache 部件和浮点运行部件。处理器内部并行操作的部件不断增多，主频不断提高，新技术 不断融入，是不断适应新的要求发展起来的微处理器架构。 8086/8088 字长是 16 位的 Intel 体系结构， 而 80386 和 80486 却是 32 位的 Intel 体系结构，称为 IA-32。 P5 架构采用 RISC 与 CISC 相结合的技术，采用两条指令流水线，外部数据线首次采用 64 条，数
国家十一五规划教材《微机原理与接口技术(第二版)》思考题与习题参考答案 5
分页部件形成物理地址后，都要发出总线周期的请求，BU 会根据优先级对这些请求进行仲裁，从而有 序地服务于多个请求，并产生相应的总线操作所需要的信号，包括地址信号、读 / 写控制信号等。 BU 还提供了与协处理器如 80387 或 80287 的接口。 （ 2）指令预取部件 IPU 通过 BU 按顺序向存储器取指令并放到 16 个字节的预取指令队中，为指 令译码部件提供有效的指令。 （ 3）指令译码部件 IDU 从预取指令队列中取出原代码后进行译码，并将译码好的指令存放在 3 条指令的队列中，送给执行部件。 （ 4）执行部件 EU 包括 ALU 以及 64 位的桶形移位寄存器和 8 个 32 位的通用寄存器及保护检测 EU 从 IDU 中取出已译码的指令后， 电路等， 立即通过控制电路产生各种控制信号送到内部各个部件， 从而执行了该指令。在执行指令的过程中，向分段部件发出逻辑地址信息，并通过 BU 与外部交换数 据。 （ 5）分段部件 SU 将 EU 送来的两路 32 位有效地址 ( 包括逻辑地址 48 位： 16 位选择子和 32 位段 内偏移地址 ) 通过描述符的数据结构形成 32 位的线性地址。 （ 6）分页部件 PU 接收到线性地址后，通过两次页转换将其变换为实际的 32 位物理地址。 2-9 简述 P5 架构的 Pentium 处理器的结构特点。 答： (1) 与 80X86 系列微处理器兼容 (2) RISC 型超标量结构：两条指令流水线（ U ＋ V ） (3) 高性能的浮点运算器 (4) 双重分离式高速缓存： 将指令高速缓存与数据高速缓存分离， 各自拥有独立的 8KB 高速缓存， 使其能全速执行，减少等待及传送数据时间。 (5) 增强了错误检测与报告功能： 内部增强了错误检测与报告功能，特别引进了在片功能冗余检测 （ FRC），并采用了一种能降低出错的六晶体管存储单元。 (6) 64 位数据总线：使用 64 位的数据总线 (80386/80486 为 32 位 ) 。 (7) 分支指令预测：处理器内部采用了分支预测的技术，大大提高了流水线执行效率。 (8) 常用指令固化及微代码改进 (9) 系统管理方式：在实地址方式、保护方式、虚拟 86 方式的基础上，增加了 SMM （系统管理 方式）。 2-10 Pentium 处理器的Ｕ和Ｖ两条指令流水线的功能是什么？主频为 100MHz 的 Pentium 处理器， 最快执行两条指令的时间为多少 ns？ 答：（ 1） U 流水线主要用于执行复杂指令，而 V 流水线只能执行简单指令。 100MHz 主频其一个时钟周期为 1/100 (us)=10ns 。 （ 2） 最快执行两条指令的时间是一个时钟周期， 2-11 简述 Pentium 处理器的 BTB 的功能。 答： BTB （分支目标缓冲器）可对分支指令进行预测，目的是提高流水线执行效率。在 Pentium 微处理器中， 使用了 BTB 预测分支指令， 这样可在分支指令进入指令流水线之前预先安排指令的顺序， 而不致使指令流水线的执行产生停滞或混乱。 2-12 简述 P6 架构的处理器的主要特点，基于该架构的 PentiumII 和 PentiumIII 特点如何？ 答： 1.架构的主要特点如下： （ 1）三条超标量指令流水线，每条 12 级超流水线（细分也可认为 14 级），使一个时钟周期内可 同时执行三条简单指令。 （ 2） 5 个并行处理单元：两个整数运算部件，一个装入，一个存储，1 个浮点运算部件（ FPU ）。
公式（ 2 － 1） : 性能＝核心频率×每个周期执行指令的条数 说明，微处理器的性能的提高不仅取决于工作频率，还依赖每周期执行指令的条数。新的处理器 代替老的处理器，就是根据这一性能公式来提高它的性能的。即或单独提高频率，或单独增加每周期 执行指令的条数，或既提高频率又增加每周期执行指令的条数。由于核心频率的提高是有限制的，因 此从 Cure 系列开始注重提高每个周期指令执行的条数来提高性能。 2-2 简述微处理器的工作方式、各工作方式的含义和区别是什么 ?它们之间是如何切换的？ 答： 1.五种工作方式：实地址方式、保护虚地址方式、虚拟 86 方式、系统管理方式以及 IA-32E 方式。 2.含义： (1) 实地址方式是指处理器工作在 8086/8088 编程环境下的工作方式。 (2) 保护地址方式， 又称保护虚地址方式， 简称保护方式 ， 是真正发挥处理器潜能的一种工作方式。 所谓保护是指在执行多任务操作时，对不同任务使用的不同存储空间进行完全隔离，保护每个任务顺 利执行。 (3) 虚拟 86 方式是指一个多任务的环境，即模拟多个 8086 的工作方式。在这个方式之下，处理器 被模拟成多个 8086 微处理器同时工作。 (4) 系统管理方式（ SMM ）是为实现特定功能及系统安全提供的一种工作方式，SMM 的功能主要 包括电源管理以及为操作系统和正在运行的程序提供安全性。 SMM 最显著的应用就是电源管理。 以上四种方式是 IA-32 所有处理器所具有的工作方式。 (5) 从后期的 P4 到以 Core 为核心的处理器开始支持 64 位扩展技术， 引入了 IA-32E 工作方式。 在 这种方式下，处理器支持两种模式即兼容的工作方式（兼容 IA-32 处理器的方式）和 64 位工 作方式。 在兼容模式下，允许在 64 位操作系统下运行原来的 16 位和 32 位应用程序，采用 EM64T 技术，支持 64 位操作，同时支持 36 位的地址，支持 64 位线性地址，默认的地址空间为 64 位，默认的数据宽度 为 32 位，指令允许 32/64 地址和 32/64 数据的混合使用，因此又把 Core 为核心的处理器称为 32/64 处理器，与真正 64 位处理器有区别，可称之为具有 64 位功能的 32 位处理器。
处理器 流水线级数 流水线个数 单周期执指条数 80486 Pentium Pentium Pro PentiumII 5 1 1 5 2 2 12 3 3 12 3 3 PentiumII I 12 3 3 Pentium4 20(478) 31(775 ) 3(2 个倍速 ) 5 (1＋ 2× 2) Cure 2 Duo 14 4× 2 8 Cure 2 Quard 14 4× 4 16
思考与习题参考答案
2 《微型计算机及接口技术》
第 2 章 思考与习题参考答案
2-1 简述微处理器的主要性能指标，性能公式（ 2-1）说明了什么？ 答：微处理器的主要性能指标如下表所示
性能指标参数 字长 主频 外频 FSB 频率 工作电压 制造工艺 地址线宽度 数据线宽度 协处理器 流水线技术 超标量结构 L1/L2/L3 Cache SIMD 核心架构 功耗 含义 内部处理二进制数的位数 处理器核心工作频率 外部总线的核心频率（基准频率） 前端总线频率 处理器核心工作电压 指管子之间的最小线距 处理器外部地址线条数， 决定物理地址空间 2m 处理器外部数据线条数，决定对外访问能力 是否内置协处理器，性能如何 流水线级数 多条指令流水线，含流水线级数 一级 / 二级 / 三级高速缓存 单指令处理多个数据的能力 处理器采用的核心架构类型 反应处理器消耗的功率 功耗＝动态电容×电压×电压×频率 示例 8,16,32,64 100MHz,3.2GHz 33MHz,66MHz,100MHz 266MHz,533MHz,800MHz,1330MHz 5V ， 3V ， 1.8V ， 1.2V 0.13μm,90nm,65nm,45nm 20,32,36 8 位， 16 位， 32 位， 64 位 X87 5 级，12 级，14 级，20 级，31 级等 1 个 ,2 个， 3 个 ,4 个， 8 个 8KB,16KB,512KB,4MB MMX,SSE,SSE2,SSE3,SSSE3,SSE4 P5,P6,NetBurst,Core 50W,25W 等
RSM
虚拟 86 方式
2-3 IA-32E 方式兼容模式和 64 位模式下，Cure 2 Duo 系列处理器能够寻址的物理地址空间分别有 多大？为什么把具有 IA-32E 模式的处理器称为 32/64 位处理器，而不直接称为 64 位处理器？ 答： （ 1） 具有 IA-32E 工作方式处理器在兼容模式下， 最大支持的 32 位地址空间， 而在 64 位方式下， 采用 EM64T 技术，支持 64 位操作，同时支持 36 位的物理地址，支持 64 位线性地址，默认的地址空 间为 64 位。 （ 2）由于具有 IA-32E 方式的处理器默认的数据宽度为 32 位，指令允许 32/64 地址和 32/64 数据 的混合使用，因此又把 Core 为核心的处理器称为 32/64 处理器，与真正 64 位处理器有区别，可称之 为具有 64 位功能的 32 位处理器。 2-4 为什么要引入流水线技术？什么是超标量结构？ 说明从 80486 到 Cure 2 Quard 处理器所具有 的指令流水线的条数、级数以及单周期可执行简单指令的条数。 答：引入流水线技术目的就是提高指令的执行效率，超标量结构是指具有两条及以上指令流水线 的处理器的结构。从 80486 到 Cure 2 Quard 具有的流水线级数、流水线条数及单周期执行简单指令的 条数如下表所示。
4 《微型计算机及接口技术》
据 Cache 和指令 Cache 开始分离，首次采用分支指令预测功能，使效率大大提高。 P6 架构采用三条指令流水线，Cache 扩大，并引入二级 Cache ，大大地加快了数据读取和命中率， 提高了性能，支持多媒体扩展技术 MMX 。 NetBurst 架构首次采用快速执行引擎，使简单 ALU 速度加倍，采用超级流水线技术（ 20 级， 31 级），先进的动态执行，创新的 Cache 子系统（ Trace Cache 上），超标量发射以实现并行性，扩充的 可重命名的硬件寄存器，支持更新的多媒体扩展指令等。 Core 微架构拥有双核心、64 位指令集、4 发射的超标量体系结构（核心特点）和乱序执行机制等 技术，支持 36 位的物理寻址，支持 Intel 所有的扩展指令集。 Core 微架构的每个内核拥有 L1 指令 Cache 、双端口 L1 数据 Cache ， 2 个内核共同拥有共享式二级缓存。 Core 架构采用了每条超级指令流 水线 14 级，其流水线效率大幅度提升。全新的整数与浮点单元， Core 具备了 3 个 64 位的整数执行单 元，每一个都可以单独完成的 64 位整数运算操作，即 Core 能够在一个周期内同时完成 3 组 64 位的整 数运算。 2-6 8086/8088 微处理器由哪两个关键部分组成，其功能主要包括哪些？说明二者是如何配合工作 的。 答：（ 1）组成： 8086/8088 由两个既相互独立，又相互配合，并行操作的重要部件组成总线接口 部件 BIU 和执行部件 EU 组成。 （ 2）总线接口部件 BIU 的功能：负责微处理器内部与外部（存储器和 I/O 接口）的信息传递。 BIU 完成的主要任务包括：取指令、传送数据以及计算物理地址；执行部件 EU 的功能：主要功能简 单地说就是执行全部指令。 EU 完成以下几个主要任务：指令译码、执行指令、向 BIU 传送地址信息 以及管理通用寄存器和标志寄存器。 （ 3）配合工作：只要指令队列不满， 则 BIU 就去取指令，只要指令队列有指令，EU 就执行指令， 二者同时进行。 EU 向 BIU 指供地址信息， BIU 计算物理地址，并指向目标地址并取数据或指令或送 数据到目标地址，而 EU 负责运算和处理。 BIU 和 EU 既相互独立又相互配置并行流水作业。 2-7 80286 由哪几个主要部件组成 ? 各自的功能是什么？与 8086 有什么不同？ 答：1.件 AU 、总线部件 BU 、指令部件 IU 和执行部件 EU 。 2.功能： (1) 总线部件 BU 负责内外信息交换；（ 2 ）指令部件 IU 负责从预取队列中取代码并进行 译码，然后放入 3 条指令的指令队列中；（ 3）地址部件 AU 负责物理地址的生成；（ 4）执行的 EU 负责指令的执行。 3.与 8086 的不同点： （ 1）地址线条数不同，因此寻址空间不一样（ 8086： 20 条寻址 1MB， 8028624 条寻址 16MB） （ 2）内部结构不同，比 8086 多了两个部件 ,同时多了一个指令队列（已译码的指令队列） （ 3）速度提高（ 8086:5MHz,80286:16MHz ） （ 4）多了一种工作方式，支持多任务中，虚拟内存，寻址方式不同 2-8 80386 与 80286 相比内部由几个主要部件组成？各部件的功能是什么 ? 答：1.组成：6 个部件：总线部件 BU 、指令预取部件 IPU 、指令译码部件 IDU 、执行部件 EU 、分 段部件 SU 和分页部件 PU 。 2.功能： (1) 总线部件 BU ：提供与外部（存储器以及 I/O）的接口环境（地址线、数据线和控制线的驱动 等） 。 在 80386 内部， 指令预取部件要从存储器中取指令、 执行部件在执行指令时要访问存储器或 I/O，
国家十一五规划教材《微机原理与接口技术(第二版)》思考题与习题参考答案 3
3.工作方式的相互转换如下图所示。
实地址 方式 PE=1 SMI 复位或 RSM 指令
复位或 PE=0 保护 SMI RSM
PG=1,LMA=1
系统管理 方式 SMI
复 位
方式
LMA=0
VM=1
VM=0
IA-32E 方式 SMI RSM
2-5 到目前为止， Intel 基于个人计算机的微处理器有哪些核心架构，其各自的突出特点有哪些？ 答： Intel 微处理器的核心体系结构： 80X86 架构（ 8086/8088、 80286、 80386 和 80486）、 P5 架 MMX Pentium） P6 架构 PentiumⅡ和 Pentium Ⅲ） NetBurst 架构 构 （ Pentium、 、 （ Pentium Pro 、 、 （ Pentium 4）和 Core 架构（ Pentium Dual-Core 、 Core 2 Duo、 Core 2 Quad 和 Core 2 Extreme 等）。 80X86 架构基本采用 CISC（复杂指令集计算机）技术，从 8086/8088 内部的 2 个独立而又相互配 合工作的部件，到 80286 增加到 4 个部件，开始支持保护方式；进入 32 位时代， 80386 内部增加到 6 个部件， 开始虚拟 86 方式， 支持虚拟存储器和， 到了 80486 内部增加到 8 个部件， 开始支持影子内存， 并增加了 Cache 部件和浮点运行部件。处理器内部并行操作的部件不断增多，主频不断提高，新技术 不断融入，是不断适应新的要求发展起来的微处理器架构。 8086/8088 字长是 16 位的 Intel 体系结构， 而 80386 和 80486 却是 32 位的 Intel 体系结构，称为 IA-32。 P5 架构采用 RISC 与 CISC 相结合的技术，采用两条指令流水线，外部数据线首次采用 64 条，数
国家十一五规划教材《微机原理与接口技术(第二版)》思考题与习题参考答案 5
分页部件形成物理地址后，都要发出总线周期的请求，BU 会根据优先级对这些请求进行仲裁，从而有 序地服务于多个请求，并产生相应的总线操作所需要的信号，包括地址信号、读 / 写控制信号等。 BU 还提供了与协处理器如 80387 或 80287 的接口。 （ 2）指令预取部件 IPU 通过 BU 按顺序向存储器取指令并放到 16 个字节的预取指令队中，为指 令译码部件提供有效的指令。 （ 3）指令译码部件 IDU 从预取指令队列中取出原代码后进行译码，并将译码好的指令存放在 3 条指令的队列中，送给执行部件。 （ 4）执行部件 EU 包括 ALU 以及 64 位的桶形移位寄存器和 8 个 32 位的通用寄存器及保护检测 EU 从 IDU 中取出已译码的指令后， 电路等， 立即通过控制电路产生各种控制信号送到内部各个部件， 从而执行了该指令。在执行指令的过程中，向分段部件发出逻辑地址信息，并通过 BU 与外部交换数 据。 （ 5）分段部件 SU 将 EU 送来的两路 32 位有效地址 ( 包括逻辑地址 48 位： 16 位选择子和 32 位段 内偏移地址 ) 通过描述符的数据结构形成 32 位的线性地址。 （ 6）分页部件 PU 接收到线性地址后，通过两次页转换将其变换为实际的 32 位物理地址。 2-9 简述 P5 架构的 Pentium 处理器的结构特点。 答： (1) 与 80X86 系列微处理器兼容 (2) RISC 型超标量结构：两条指令流水线（ U ＋ V ） (3) 高性能的浮点运算器 (4) 双重分离式高速缓存： 将指令高速缓存与数据高速缓存分离， 各自拥有独立的 8KB 高速缓存， 使其能全速执行，减少等待及传送数据时间。 (5) 增强了错误检测与报告功能： 内部增强了错误检测与报告功能，特别引进了在片功能冗余检测 （ FRC），并采用了一种能降低出错的六晶体管存储单元。 (6) 64 位数据总线：使用 64 位的数据总线 (80386/80486 为 32 位 ) 。 (7) 分支指令预测：处理器内部采用了分支预测的技术，大大提高了流水线执行效率。 (8) 常用指令固化及微代码改进 (9) 系统管理方式：在实地址方式、保护方式、虚拟 86 方式的基础上，增加了 SMM （系统管理 方式）。 2-10 Pentium 处理器的Ｕ和Ｖ两条指令流水线的功能是什么？主频为 100MHz 的 Pentium 处理器， 最快执行两条指令的时间为多少 ns？ 答：（ 1） U 流水线主要用于执行复杂指令，而 V 流水线只能执行简单指令。 100MHz 主频其一个时钟周期为 1/100 (us)=10ns 。 （ 2） 最快执行两条指令的时间是一个时钟周期， 2-11 简述 Pentium 处理器的 BTB 的功能。 答： BTB （分支目标缓冲器）可对分支指令进行预测，目的是提高流水线执行效率。在 Pentium 微处理器中， 使用了 BTB 预测分支指令， 这样可在分支指令进入指令流水线之前预先安排指令的顺序， 而不致使指令流水线的执行产生停滞或混乱。 2-12 简述 P6 架构的处理器的主要特点，基于该架构的 PentiumII 和 PentiumIII 特点如何？ 答： 1.架构的主要特点如下： （ 1）三条超标量指令流水线，每条 12 级超流水线（细分也可认为 14 级），使一个时钟周期内可 同时执行三条简单指令。 （ 2） 5 个并行处理单元：两个整数运算部件，一个装入，一个存储，1 个浮点运算部件（ FPU ）。