一种双CPU数据处理模块设计

一种双CPU 数据处理模块设计
付洁，万隆.王博
（航空工业西安航空计算技术研究所，陕西西妥710065）
摘要:针对嵌入式计算机系统中的双余度可靠性应用，本文提出了 一种双CPU 数据处理模块设计，配合2路双余度FC 网鑰节点,为系统数据处理和任务处理提供了计算处理平台，该模块性能稳定,功耗低，可满足系统需求。

关键词:CPU;FC;双余度中图分类号:TP332
文献标识码:A
文章编号：1673-1131（2020）01-0044-02
0引盲
随着嵌入式计算机系统多处理机和多任务的可靠性要求
越来越高，双余度高性能斓处理戦的设计需求也
为传感器数据处理和任务处理等软件提供计算处理平台功能。

本文给出了一种基于QorIQ T 系列处理器的双CPU 数据
处理模块，如图1所示,处理器模块中的两路CPU 资源相互独
立,每路CPU 配合一路FC 网络节点，电源组件主要实现28V 电源的预处理，防护接口板组件主要实现内部各模块和后矩
形连接器之间的电信号通路，同时完成雷电防护功能。

电源组件
防护
接口 板
FC 网络 节点
FC 网络
i 点处理器模块
（双CPU 板〉
图1数据处理模块功能框图
1处理器模块结构
处理器负责完成逻辑运算、数据处理和指令执行等功能,
对于整个模块的设计至关重要。

该处理器模块选用高性能的
QorIQ T 系列处理器,本设计中使用主频为1.2GHz,最高支持 1.4GHz,可通过复位配置字进行配置。

如图2所示，处理器接 口资源丰富,每路CPU 配置相互独立,互为备份，通过处理器 ID 离散量进行区分，每路CPU 作为一个节点。

该模块主要负 责数据处理和任务处理等功能。

2处理器模块结构
邀页控制吐銘
I | 也滋电* I I
rjsii ICs!_ln
图2处理器模块结构
处珅aw
SHtOES | |eT15C|i duarj
w
钳卜X 砒［
每个节点通过CPU 集成的I2C 接口，配合测温芯片实现
温度监控，用于测试处理器结温,并预留了一路I2C 总线用于 扩展，可连接计时芯片，实现实时时钟电路，提供年月日时分
秒的计时功能;每个处理器提供独立的存储器系统,通过DDR 控制器实现2GB 内存容量，用于存放应用程序数据和代码以
及操作系统临时数据，并通过局部总线配合FPGA 逻辑译码
实现256MB 的FLASH 和512KB 的NVSRAM,用于存储系
统软件和掉电保护;每个节点都配置了 JTAG 调试口，串行通
信接口也相互独立,以便逻辑软件升级和功能调试,;每路CPU
都实现了 1路百兆以太网功能,可进行扩展;该处理器集成有
8路SerDes 高速总线,可灵活配置为PCIE 、SAIA 和SGMH 以 太网接口，SATA 接口可外接电子盘大容量存储设备，SGMH 可扩展多路以太网，本设计将SerDes 接口配置为4线PCIE, 支持2.5G 和5G 两种线速,通过PCIE 总线与FC 网络节点进 行通信，实现光电转换；该模块采用一片Xilinx 公司的Spar ­tan-3 系列FPGA 来实现模块内部控制逻辑以及局部总线接口 转换,该FPGA 资源丰富,兼容TTL, CMOS 等多种单端电气 接口,主要实现功能有:存储器控制逻辑冲断控制逻辑，复位
逻辑,离散量控制逻辑和看门狗逻辑等；
该FC 网络节点采用多通道并发读写的设计，由中断事件
驱动,实现低CPU 占用率,各个通道的缓冲区独立,互不干扰， 便于实现高速收发数据；
该模块每个节点的时钟电路是通过晶振加时钟驱动器进
行独立供给；电源供电则是在电源组件输出28V 后通过DC/
DC 开关电源转换为模块各个接口工作所需电压,两个节点共 用一套电源转换电路；设计复位电路时为保证在FPGA 加载 过程中不产生冲突，应使模块保持复位状态，因此需要把FPGA 是否加载完成的DONE 信号接到复位芯片的手动复位管脚上。

3电源组件
该电源组件主要由滤波电路、抗过压浪涌、升压电路和储
能电路等几部分组成。

该模块具备1路28V 工作电源输入接口，预留］路28V
应急电源输入接口，电源组件将处理后的28V 作为处理器模
块的供电输入，该28V 供电输入的电压转换电路具有控制功 能,可通过离散量控制信号控制模块工作情况，储能电路是为
了满足系统的掉电后保持700ms 工作的保护功能。

4防护接口板
防护接口板由两块印制板组成，两个印制板间采用连接
器对接进行信号交互。

该接口板依靠瞬态抑制二极管（TVS 管），将需要防护的信号线按其工作电压进行分类，根据分类
的结果选择适合的TVS 管进行防护，在这些信号线进入模块 之前完成雷电防护功能。

收稿日期：20204）1-12
44
变电站远动信息联调方式的探讨
刘超,蒋体茂
（云南电网有限贵任公司红河供电局，去南蒙自661100）
摘要：文章介绍了新建变电站及投运后变电站四進信号对点调试现状及存在的难題，基于现有的计算机模拟伤■真技术和调度主厂站信息变互的深入，提出在线模拟仿真联调和同步数据传输联调两种信息联调模式，并对两种联调模式的优缺点和应用场景进行分析和介绍,根据现场工作灵活使用，并在后续的应用中遂步改进,达到自动化四遥信号联调妥全、离效、正确的要求。

关键词:信息联调;智能变电站;在线模拟仿真;同步数据传输
中图分类号:TM63文献标识码:A文章编号:1673-1131（2020）01-0045-02
0引言
变电站自动化设备的对点调试是指变电站设备与当地监控后台、调度主站OCS系统的数据库核对调试，保证全站设备的监控信号与数据库一一对应，设备故障异常时监控人员能准确、可靠监视到，该环节是新建变电站、新增设备投运及数据库更改工作完成后的必需环节叫且随着调控一体化建设的深入开展,变电站与调度主站交互信息越来越多，变电站四遥信号联调的工作量逐步增大，主站、厂站自动化专业人力投入逐步增加，同时信号遗漏、错误的风险也逐步增加，严重可能导致调度误监视、误遥控。

基于目前信息联调的现状和难点，急需建立一个信息联调系统，减少人力投入和实现信息联调的智能化，同时也提高四遥信息的正确率和可靠性，且计算机软件技术的发展为建立该信息联调系统提供了技术基础，由此可进行一些四遥信号联调方式的探索。

1变电站远动信息联调现状
新建变电站、新设备投运或一二次设备改造导致的变电站后台机、集控站和调度主站数据库更新，均需要进行信号对点。

目前的信号核对模式如下图1所示：
图1信号核对常规流程及模式
变电站侧需两人同时参与，其中一人员责在一二次设备上进行信号的实际触发，同时告知变电站四遥联调人员触发信号情况,该人员查看后台及远动装置信号是否正确，显示正确后电话联系主站四遥联调人员，主站人员在主站OCS系统中查看信号是否正确,并反馈结果,逐一核对,完成信号核对闭环。

收稿日期：2020-01-12
作者简介:刘超（1990-），男,云南蒙自人,工程师,从事变电站自动化工作;蒋体茂（1994-）,云南曲靖人,助理工程师,从事变电站自动化工作。

5软件配置
该模块软件配置有：系统管理软件、数据加载服务软件、FC网络节点驱动软件和处理器模块平台软件等，处理器模块平台软件包括:启动弓【导软件（BOOT）、自检测BIT软件、板级支持包软件、设备驱动软件、地面支持工具和操作系统,操作系统移植了高可靠性、可剪裁的VxWorks,具有灵活的任务间通信手段和高效的多任务调度等优点。

6PCB设计
该数据处理模块在印制板PCB布线时,首先需要确定元器件在板上的位置，然后布置地线、电源线，再安排高速信号线，最后考虑低速信号线。

先布地线，地线最好布成网状布置。

其他信号线采取的具体设计措施①电源线:在考虑安全紺牛下,电源线尽可目獐删线,减小差觸射的环面积，减小电路的交扰;号线与地线距离保持较近,形成的环面积较小,时钟线两边进行包地线处理，防止时钟信号对其他信号的串扰,且包地线打地过孔与地平面相连,减少接地阻抗,防止地线成为一个发射天线;③晶振走线尽可能接近IC,且在时钟线两边进行包地处理,时钟接地脚与CPU接地脚应同层靠近连接,减少晶振接地回路;④关键信号线（如时钟线、总练接口信号线、复位线、片选线）等强辐射源或敏感信号线靠近地平面布线,使其信号回路面积减少磁轴射磁駛高抗干扰能力;⑤高频信号线（如PCIE）远离时钟或晶振走线，确因实际情况高速信号线要与时钟线平行走线时,用地线进行隔离;⑥差分信号线同层、等长、并行走线,保持阻抗一致，差分线间没有其他走线。

确因实际情况要打过孔时,需在距离较近的位置同时打过孔。

进行合理地布局走线，能够保证在恶劣环境下信号质量的稳定性，模块才能高效正常工作，满足系统的可靠性要求。

7结语
本文给出了一种双CPU数据处理模块设计,处理器资源相互独立，互为备份，具有高可靠性、稳定性、高运算性能和低功耗的特点，能够满足传感器数据处理和多任务处理的系统要求。

参著文献：
[1]陈颖图，基于CPCI总线的PowerPC主处理板设计，电子
技术,2011年。

[2]沈华,汤彦飞，李乔杨.PowerPC处理器的发展历程[J].计
算机光盘软件与应用.2013（12）:73-74.
[3]Freescale Semiconductar.QorIQ T1040Reference Manual.
Document Number:T1040RMRev.l,08/2015.
[4]Freescale Semiconductor.QarIQ T1042,T1022Data Sheet.
Document Number:T1042Rev.2,06/2015.
45。