TMS320C5402芯片基本硬件设计

TMS320C5402芯片基本硬件设计
杨明远1,2　陈明义1
(1.中南大学信息科学与工程学院,湖南长沙410008;2.湖南商务职业技术学院,湖南长沙410205)
摘　要:讨论了TMS320C5402芯片的时钟电路、电源电路、复位电路等基本硬件电路的设计方法,并给出了接线图。

关键词:TMS320C5402;时钟电路;电源电路;复位电路
中图分类号:TP303 文献标识码:A
1　TMS320C5402芯片的CPU与外设
C54x的CPU结构包括:40比特的ALU,其输入来自
16
比特立即数、16、暂时存储器、T 中的16比特数、数据存储器中两个16比特字、数据存储器中32比特字、累加器中40比特字;2个40比特的累加器,分为三个部分,保护位(39-32比特)、高位字(31-16比特)、低位字(15-0比特);桶型移位器,可产生0到31比特的左移或0到16比特的右移;17×17比特的乘法器,40比特的加法器;比较选择和存储单元CSSU;数据地址产生器DA2 GEN程序地址产生器PA GEN。

C54x的片内外设包括:通用I/O引脚XF和;两个定时器Timer0和Timer1;片内锁相环PLL;8比特HPI口;多通道缓冲存串口McBSP;可编程等待状态产生器;可编程bank2 switching模块;外部总线接口;IEEE1149.1标准J T AG口。

2　TMS320C5402芯片时钟电路的设计
TMS320C5402时钟引脚为96脚(X1)、97脚(X2/ CL KIN),图1和图2分别是采用无源晶振和有源晶振的接线图。

对于晶振频率大小的选定没有特别的要求,因为X2/ CL KIN管脚上输入的时钟还要乘以PLL产生的一个系数才是CPU的工作时钟。

图1　无源晶振接线图 图2　有源晶振接线图TMS320C5402复位时77脚(CL KMD1)、78脚(CL KMD2)、79脚(CL KMD3)决定了时钟方式寄存器CL K2 MD的值和时钟方式,如表1所示。

当然,TMS320C5402复位后还可以修改CK LMD的值来重新设置CPU的时钟。

3　TMS320C5402芯片电源电路的设计
TMS320C5402采用3.3V和1.8V两种电源供电,其中I/O是采用3.3V供电,内核是采用1.8V供电。

TI公司为DSP芯片专门设计了电源转换芯片,其中提供两路输出的电源芯片有TPS73HD301、TPS73HD318、TPS73HD325。

TPS73HD318输出的两路电压为1.8V和3.3V,每路电源的最大输出电流为750mA。

TPS73HD318具有节省功率的关断方式和电压监控等优点,它内部采用了PMOS晶体管来传送电流,所以静态电流小且在全负载范围内不变,这是常规的稳压器做不到的。

同时,芯片还提供两个宽度为200ms 的低电平复位脉冲。

图3是用TPS73HD318为TMS320C5402的电源电路。

表1　复位时的时钟方式
引脚状态
CL KMD1CL KMD2CL KMD3
时钟方式
选择方案1选择方案2 001外部时钟源,PLL×3外部时钟源,PLL×5
110外部时钟源,PLL×2外部时钟源,PLL×4
100内部振荡器,PLL×3内部振荡器,PLL×5
010外部时钟源,PLL×1.5外部时钟源,PLL×4.5
001外部时钟源,频率除以2外部时钟源,频率除以2
111内部振荡器,频率除以2内部振荡器,频率除以2
101外部时钟源,PLL×1外部时钟源,PLL×1
011停止方式停止方式
4　TMS320C5402芯片复位电路的设计
C54x的复位分为软件复位和硬件复位。

软件复位是通过执行指令实现芯片的复位;硬件复位是通过硬件电路实现复位。

硬件复位有上电复位、手动复位、自动复位三种方法。

上电复位可以由电源芯片TPS73HD318来完成,这里主要介绍手动复位方式,图4是为TMS320C5402设计的手动复位电路。

当按钮闭合时,已经充满电的电容C通过按钮和R1进行放电,R1的值应尽量小,使电容C上的电压降为0,当按钮断开时,电容C的充电过程与上电复位相同,从而实现手动复位。

复位时间可根据充电时间来计算。

山西电子技术
2007年第4期
应用实践
收稿日期:2007-01-02　第一作者　杨明远　男　32岁　讲师　硕士研究生
图3　TMS320C5402的电源电路
图4　
TMS320C5402的手动复位电路
电容电压:u C(t)=V CC(1-e-tτ)　(t≥0)
时间常数:τ=RC
复位时间:t=-RCln(1-
u C
V CC
)
为了使芯片正常复位,RS必须有大约5个时钟周期处
于低电平。

设V C=1.
5V为阈值电压,选择R=100k,C=
4.7mF,电源电压V CC=5V,可得复位时间t=167ms,可以
满足复位的要求。

5　J TA G仿真接口的线路设计
图5　TMS320C5402与J TA G口的连接电路
TI公司的仿真器是双排14脚的J TA G口,PCB板上要
引出与此一致的双排的14脚插针。

TMS320C5402和仿真
器的连线如图5所示,其中EMU0和EMU1需要接一阻值
为几千欧姆的上拉电阻。

要使TMS320C5402正常工作,
L A C K、IN T0～IN T3(没有使用的中断)、MP/M C、READ Y、
HOL D这些脚也需要接上拉电阻。

系统是否设计成功,可以将TMS320C5402的XF引脚
接上一个发光二极管,并编写一简单的测试程序,使XF脚输
出一方波,以控制发光二极管的闪烁来作为检验标志。

测试
程序如下:
.mmregs
Begin:
ssbx xf ;置xf引脚为高电平
nop
rpt#600 ;使高电平维持一段时间
nop
rpt#600
nop
rsbx xf ;置xf引脚为低电平
nop
rpt#600 ;使低电平维持一段时间
nop
rpt#600
nop
b begin ;使xf脚连续输出波形
.end
参考文献
[1]　汪安民.TMS320C54XXDSP实用技术[M].北京:清华
大学出版社,2002:32-38.
[2]　李利.DSP原理及应用实用技[M].北京:中国水利水
电出版社,2004:167-170.
Design for the B asic H ardw are of TMS320C5402Chip
Y ang Ming2yuan1,2　Chen Ming2yi1
(1.School of Inf orm ation Science and Engineering,Cent ral South U niversity,Changsha Hunan410008,China;
2.Hunan V ocational College of Com merce,Changsha Hunan410205,China)
Abstract:The article discusses the design method of chip clock circuits,power circuits and complex spaces circuit for the basic hardware of TMS320C5402and gives the wiring plans.
K ey w ords:TMS320VC5402;clock circuit;power circuit;reset circuit
82 山　西　电　子　技　术 2007年。