EDA技术第一、四章

1.8 EDA工具大致可以分为哪几个模块？各模块的 主要功能是什么？
EDA工具大致可以分为设计输入编辑器、仿真器、HDL综合器、 适配器（或布局布线器）以及下载器等5个模块。
4.1 判断下列Verilog HDL 标识符是否合法，如有 错误则指出原因：
A_B_C, _A_B_C, 1_2_3， _1_2_3; 74HC245， \74HC574\, \74HC245; CLR/RESET, \IN4/SCLK, D100%.
if(sel==0) z=a;
else if(sel==1) z=b;
else if(sel==2) z=c;
else z=d;
end
endmodule
a
数
b c
据 选 择
z
d
器
s1
s2
4.5 用门级描述（结构描述）方法，编写基本RS触 发器的Verilog HDL源程序。
module ti4_5(s,r,q,qbar); input s,r; output q,qbar; wire s1,r1; not not1(s1,s), not2(r1,r); nand nand1(q,r1,qbar), nand2(qbar,q,s1);
'b010: y='b11111011;'b011:y='b11110111;
'b100: y='b11101111;'b101:y='b11011111;
'b110: y='b10111111;'b111:y='b01111111;
endcase
end
endmodule
1.2 简述用EDA技术设计电路的设计流程。
设计准备
设计输入 ·原理图 ·硬件描述语言 ·波形图
设计处理 ·优化、综合 ·适配、分割 ·布局、布线
器件编程
功能仿真 时序仿真 器件测试
设计完成
1.5 什么叫“综合”？一般综合包括哪些过程？
综合是将硬件描述语言、原理图等设计输入转化为基本逻辑 单元组成的门级网表。
endmodule
4.6 编写同步清除8位二进制减法计数器的Verilog HDL源程序。
module ti4_6(clr,clk,q,cout);
input
clr,clk;
output reg [7:0] q;
output reg
cout;
always@(posedge clk)
begin
if (~clr) q=0;
EDA技术就是依靠功能强大的电子计算机，在EDA工具软件平 台上，对以硬件描述语言HDL（Hardware Description Language）为系统逻辑描述手段完成的设计文件，自动地完成 逻辑编译、化简、分割、综合、优化、仿真，直至下载到可编 程逻辑器件CPLD/FPGA或专用集成电路ASIC（Application Specific Integrated Circuit）芯片中，实现既定的电子电路 设计功能。
module ti4_11(a,b,c,y,ena);
input
a,b,c,ena;
output[7:0] y;
reg[7:0]
y;
always @(ena or a or b or c)
begin
if (~en) y = 'b11111111;
else case({c,b,a})
'b000: y='b11111110; 'b001:y='b11111101;
output reg
cout;
always@(posedge clk or negedge clr)
begin
if (~clr) q=0;
else begin
if (q<256) q=q+1;
else q=0;
if (q==0) cout=1;
else cout=0;end
end
endmodule
4.11 用Verilog HDL设计3线-8线译码器，ena是译 码器的使能控制端，当ena=1时译码器工作，ena=0 时译码器被禁止，8个输出均为高电平。
一般要经过两个步骤。第1步是HDL综合器对Verilog或 VHDL进行处理分析，并将其转换成电路结构或模块，这时 是不考虑实际器件实现的，即完全与硬件无关，这个过程是 一个通用电路原理图形成的过程。第2步是对应实际实现目 标器件的结构进行优化，并使之满足各种约束条件，优化关 键路径等。
1.7 简述“自顶向下”的设计流程。
else begin
q=q-1
if (q==0) cout=1;
else coห้องสมุดไป่ตู้t=0;
end
end
endmodule
4.7 编写异步清除8位二进制加法计数器的Verilog HDL源程序。
module ti4_7(clr,clk,q,cout);
input
clr,clk;
output reg [7:0] q;
eda技术就是依靠功能强大的电子计算机在eda工具软件平技术就是依靠功能强大的电子计算机台上对以硬件描述语言hdlhardwaredescriptionlanguage为系统逻辑描述手段完成的设计文件自动地完成逻辑编译化简分割综合优化仿真直至下载到可编程逻辑器件cpldfpga或专用集成电路asicapplicationspecificintegratedcircuit芯片中实现既定的电子电路设计功能
1.1 简述EDA技术的发展历程，EDA技术的核心内 容是什么？
EDA是在20世纪90年代初从计算机辅助设计（CAD）、计算机 辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工 程 （ CAE ） 的 概 念 发 展 而 来 的 。 一 般 把 EDA 技 术 的 发 展 分 为 CAD、CAE和EDA三个阶段。
标识符是用户编程时为常量、变量、模块、寄存器、端口、连线、 示例和begin-end块等元素定义的名称。标识符可以是字母、数字和 下划线“_”等($)符号组成的任意序列。定义标识符时应遵循如下规 则:
① 首字符不能是数字。
② 字符数不能多于1024个。 ③ 大小写字母是不同的。
转义标识符以“\”开始，空白结束， 内容为可打印的字符。
④ 不要与关键字同名。
4.4 用if语句编写4选1数据选择器的Verilog HDL 源程序。
module ti4_4(z,a,b,c,d,s1,s2);
input
s1,s2;
input
a,b,c,d;
output z;
reg z;
reg [1:0] sel;
always @*
begin
sel={s2,s1}
自顶向下的设计采用功能分割的方法，从顶层设计开始，逐 次向下将涉及内容进行分块和细化。
自顶向下的设计， 就是设计者首先从整体上规划整个系统的功能 和性能， 然后对系统进行划分， 分解为规模较小、 功能较为简单 的局部模块， 并确立它们之间的相互关系， 这种划分过程可以不 断地进行下去， 直到划分得到的单元可以映射到物理实现。