低功耗设计技术.
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Reduce the active load: •Minimize the circuits •More efficient layout
开关功耗
Technology scaling: •The highest win •Thresholds should scale •Dynamic voltage scaling
散热问题、可靠性问题也要求IC的功耗越小越好；
对现在流行的移动计算，系统的低功耗设计及其IC的低功耗设 计，是其生存的关键；
最后全球都在倡导绿色环保科技理念，保护环境，节约能源。
2018/10/12
西安邮电大学—电子工程学院
2
低功耗研究的背景
Source: Intel
功率密度
ຫໍສະໝຸດ Baidu
10000 Power Density (W/cm2)
Run it slower: •Use parallelism •Less pipeline stages •Use double-edge flip-flop
西安邮电大学—电子工程学院
9
低功耗的基本理论
短路功耗
短路功耗：晶体管翻转时，电源与地之间会存在瞬时短路所引 起的功耗。
短路功耗的存在，是因为电路的输入波形是非理想的，上升时间 和下降时间不为零，如图所示：
VDD VIN VT VIN I int VOUT CL i SHORT GND I PEAK VDD-VT
t
t
2018/10/12
西安邮电大学—电子工程学院
10
低功耗的基本理论
静态功耗
静态功耗是由漏电流引起的。在纳米尺度的IC设计中，漏电 流是一个关键问题。据统计，在90nm工艺下，IC漏电流功耗约占 整个功耗的1/3，在65nm以后的工艺下，IC漏电流功耗已占总功耗 的一半以上。 静态功耗主要包括两部分： 1. 由亚阈值泄露电流引起的功耗； 2. 栅极泄露功耗。 亚阈值漏电流可表示为：
Outline
低功耗的研究背景
低功耗的基本理论
降低集成电路功耗的途径 低功耗设计技术 低功耗评估技术 功耗和能量效率
技术发展
总结
西安邮电大学—电子工程学院
2018/10/12
1
低功耗研究的背景
为什么需要低功耗设计
随着工艺特征尺寸的缩小以及复杂度的提高，单位面积上的功 耗密度急剧上升，已经达到封装、散热、以及底层设备所能支持 的极限；
静态功耗
2018/10/12
西安邮电大学—电子工程学院
12
低功耗的基本理论
静态功耗
2018/10/12
西安邮电大学—电子工程学院
13
低功耗的基本理论
功耗影响因素
CMOS电路的功耗由三部分组成： (1)泄露电流 (2)短路电流 (3)负载的充放电电流 其中：(1) 属静态功耗， (2) (3)属动态功耗。 影响功耗的因素主要有电压、漏电流、工作频率、有 效电容等。可以通过降低工作电压、减少翻转负载以 及降低电路翻转率等来降低动态功耗；通过减少工作
I sub I0 (e[Vth / S ][1 eqVds / kT ])
从公式可看出，亚阈区漏电流与阈值电压有密切关系。当阈值减 小时，亚阈区漏电流会呈指数级快速增大。
为了减少栅极泄露，需要研究高介电常数的新材料。（HKMG）
2018/10/12
西安邮电大学—电子工程学院
11
低功耗的基本理论
随着设计复杂性的加深和IC性能的提高，单片集成封装的功耗 呈逐年上升趋势，在高性能处理器中功耗问题尤其突出。尽管采用 了各种制冷措施来维持系统的正常运行，但功耗转化的焦耳热将对 电路性能产生很大影响。功耗的上升意味着电迁移率的增加，当芯 片温度上升到一定程度时，电路将无法正常工作。这将直接影响到 复杂系统的性能并进而损害整个系统的可靠性，尤其对那些生命周 期长和可靠性要求高的电子产品，功耗的挑战已经十分严重。
Psw = k CL Vdd2 fCLK
Reduce Switching Activity: •Conditional clock •Conditional precharge •Switching-off inactive blocks •Conditional execution
2018/10/12
Sun’s Surface Rocket Nozzle Nuclear Reactor
8086
1000
100
10 4004 8008 8085 386 286 8080 1
Hot Plate
P6 Pentium® 486
1970 1980 1990 2000 2010 Figure 1. Power density with shrinking geometry. Fred Pollack
2018/10/12
西安邮电大学—电子工程学院
5
低功耗的基本理论
Total Power Dissipation
功耗组成
Dynamic Power Dissipation
Static Power Dissipation
Pswitching
Pleak
Pshort-circuit
2018/10/12
西安邮电大学—电子工程学院
2018/10/12
西安邮电大学—电子工程学院
3
低功耗研究的背景
SOC power trends
Figure 2. IC power trends: actual vs. specified. Courtesy Si2 LPC.
2018/10/12
西安邮电大学—电子工程学院
4
低功耗研究的背景
可靠性
6
低功耗的基本理论
Ptotal= Pswitching+Pshort-circuit+Pleakage
总功耗
= kCV2f+τkVIsc+VIleak
fmax (V Vthreshold )2 V
Ileak exp(
qVthreshold
) (kT )
其中：f是系统的频率；k是跳变因子，即整个电路的平均反转比 例；C是门电路的总电容；V是供电电压；τ是电平信号从开始变 化到稳定的时间。
2018/10/12
西安邮电大学—电子工程学院
7
低功耗的基本理论
动态功耗：当电路活动时消耗的功耗。 开关功耗：对负载充/放电
动态功耗
0->1:一半的能量被上拉网络所消耗，一半的能量存储在CL上； 1->0:CL上存储的能量消耗掉。
西安邮电大学—电子工程学院
2018/10/12
8
低功耗的基本理论
开关功耗
Technology scaling: •The highest win •Thresholds should scale •Dynamic voltage scaling
散热问题、可靠性问题也要求IC的功耗越小越好；
对现在流行的移动计算，系统的低功耗设计及其IC的低功耗设 计，是其生存的关键；
最后全球都在倡导绿色环保科技理念，保护环境，节约能源。
2018/10/12
西安邮电大学—电子工程学院
2
低功耗研究的背景
Source: Intel
功率密度
ຫໍສະໝຸດ Baidu
10000 Power Density (W/cm2)
Run it slower: •Use parallelism •Less pipeline stages •Use double-edge flip-flop
西安邮电大学—电子工程学院
9
低功耗的基本理论
短路功耗
短路功耗：晶体管翻转时，电源与地之间会存在瞬时短路所引 起的功耗。
短路功耗的存在，是因为电路的输入波形是非理想的，上升时间 和下降时间不为零，如图所示：
VDD VIN VT VIN I int VOUT CL i SHORT GND I PEAK VDD-VT
t
t
2018/10/12
西安邮电大学—电子工程学院
10
低功耗的基本理论
静态功耗
静态功耗是由漏电流引起的。在纳米尺度的IC设计中，漏电 流是一个关键问题。据统计，在90nm工艺下，IC漏电流功耗约占 整个功耗的1/3，在65nm以后的工艺下，IC漏电流功耗已占总功耗 的一半以上。 静态功耗主要包括两部分： 1. 由亚阈值泄露电流引起的功耗； 2. 栅极泄露功耗。 亚阈值漏电流可表示为：
Outline
低功耗的研究背景
低功耗的基本理论
降低集成电路功耗的途径 低功耗设计技术 低功耗评估技术 功耗和能量效率
技术发展
总结
西安邮电大学—电子工程学院
2018/10/12
1
低功耗研究的背景
为什么需要低功耗设计
随着工艺特征尺寸的缩小以及复杂度的提高，单位面积上的功 耗密度急剧上升，已经达到封装、散热、以及底层设备所能支持 的极限；
静态功耗
2018/10/12
西安邮电大学—电子工程学院
12
低功耗的基本理论
静态功耗
2018/10/12
西安邮电大学—电子工程学院
13
低功耗的基本理论
功耗影响因素
CMOS电路的功耗由三部分组成： (1)泄露电流 (2)短路电流 (3)负载的充放电电流 其中：(1) 属静态功耗， (2) (3)属动态功耗。 影响功耗的因素主要有电压、漏电流、工作频率、有 效电容等。可以通过降低工作电压、减少翻转负载以 及降低电路翻转率等来降低动态功耗；通过减少工作
I sub I0 (e[Vth / S ][1 eqVds / kT ])
从公式可看出，亚阈区漏电流与阈值电压有密切关系。当阈值减 小时，亚阈区漏电流会呈指数级快速增大。
为了减少栅极泄露，需要研究高介电常数的新材料。（HKMG）
2018/10/12
西安邮电大学—电子工程学院
11
低功耗的基本理论
随着设计复杂性的加深和IC性能的提高，单片集成封装的功耗 呈逐年上升趋势，在高性能处理器中功耗问题尤其突出。尽管采用 了各种制冷措施来维持系统的正常运行，但功耗转化的焦耳热将对 电路性能产生很大影响。功耗的上升意味着电迁移率的增加，当芯 片温度上升到一定程度时，电路将无法正常工作。这将直接影响到 复杂系统的性能并进而损害整个系统的可靠性，尤其对那些生命周 期长和可靠性要求高的电子产品，功耗的挑战已经十分严重。
Psw = k CL Vdd2 fCLK
Reduce Switching Activity: •Conditional clock •Conditional precharge •Switching-off inactive blocks •Conditional execution
2018/10/12
Sun’s Surface Rocket Nozzle Nuclear Reactor
8086
1000
100
10 4004 8008 8085 386 286 8080 1
Hot Plate
P6 Pentium® 486
1970 1980 1990 2000 2010 Figure 1. Power density with shrinking geometry. Fred Pollack
2018/10/12
西安邮电大学—电子工程学院
5
低功耗的基本理论
Total Power Dissipation
功耗组成
Dynamic Power Dissipation
Static Power Dissipation
Pswitching
Pleak
Pshort-circuit
2018/10/12
西安邮电大学—电子工程学院
2018/10/12
西安邮电大学—电子工程学院
3
低功耗研究的背景
SOC power trends
Figure 2. IC power trends: actual vs. specified. Courtesy Si2 LPC.
2018/10/12
西安邮电大学—电子工程学院
4
低功耗研究的背景
可靠性
6
低功耗的基本理论
Ptotal= Pswitching+Pshort-circuit+Pleakage
总功耗
= kCV2f+τkVIsc+VIleak
fmax (V Vthreshold )2 V
Ileak exp(
qVthreshold
) (kT )
其中：f是系统的频率；k是跳变因子，即整个电路的平均反转比 例；C是门电路的总电容；V是供电电压；τ是电平信号从开始变 化到稳定的时间。
2018/10/12
西安邮电大学—电子工程学院
7
低功耗的基本理论
动态功耗：当电路活动时消耗的功耗。 开关功耗：对负载充/放电
动态功耗
0->1:一半的能量被上拉网络所消耗，一半的能量存储在CL上； 1->0:CL上存储的能量消耗掉。
西安邮电大学—电子工程学院
2018/10/12
8
低功耗的基本理论