封装热效应及粘结层对微芯片应力和应变的影响

作者简介:连兴峰(1988-),男,硕士研究生,研究方向:机械工程计算机应用技术｡ 苏继龙(1963-),男,教授,博士,研究方向:机械系统力学､新型材料细观力学｡
34
机电技术
2012 年 12 月
2u 2 v 2 w 1 2 2 u 0 x 2 xy xy 2 v 2u 2 w 1 2 2 v 0 y 2 xy yz 2 w 2u 2v 1 2 2 w 0 2 z xz yz
“1”代表的是芯片层。
1
MEMS 粘合芯片模型建立
图1
MEMS 粘合芯片结构简图
Timoshenko[4]最早给出了多层结构由于热失 配问题引起 芯片中心区 域应变的精 确解析 解 , Chen 模型[5]和 Suhir 模型[6]分别基于粘接层假设 和界面柔度假设分析了该结构边缘位置的应力分 布情况。 本文根据 Chen 模型建立芯片层的应变分 析模型。
其中, 2
(3) (4) (5)
×1000 μ m×290 μ m, 基板层尺寸为 1700 μ m× 1700 μ m×635 μ m, 粘结层尺寸为 1020 μ m× 1020 μm×20 μm。MEMS 芯片的有限元网格划分 模型如图 2(b)所示。
2 2 2 2 2 ,u､v 和 w 分别是 x､y 2 x y z
xin ( x)
(1)
d 2 w1 ( x) M 1 ( x) 1 ( x) dx 2 E1I1
(2)
E1 /(1 v1 ) , E1 是 杨 氏 模 量 , v1 是 泊 松 其 中 E1
比, h1 是厚度, 1 是热膨胀系数, u1 是 x 向位移, du1 是中线位置的 x 向位移, w1 是 y运用 COMSOLCOMSOL Multiphysics 软
件分析了封装导致的热效应对 SiC 芯片的影响, 分析了不同基板对 SiC 芯片的应力和应变的影响, 通过有限元计算分析可知 , 当基板的热膨胀系数 跟芯片的热膨胀系数越接近 , 这时封装对芯片导 致的应力､应变和位移的影响越小。 因此在选择基 板时 , 最好选择与芯片热膨胀系数较接近的材料 作为封装基板。 2) 对不同的粘结层厚度下,分析粘结层的厚 度对 SiC 芯片的应力等参数的影响。数值计算表 明,当粘结层的厚度增加时能够降低 SiC 芯片由封 装引起的热应力。同时也得出粘结层厚度增加时 也会降低 SiC 芯片的第一主应变。粘结层的厚度 对 SiC 芯片的位移影响很小。 3) SiC 芯片受封装影响的应力会随着基板厚 度的增加而增加,选用基板厚度时,应根据实际要 求选择适当的基板厚度就可以。 4) 随着温度场由高向低的变化,封装对芯片 的 von mises 应力逐渐增大。SiC 芯片在低温工作 时候封装对芯片的影响比常温工作时大 , 低温更 容易导致封装失效。
AlN 为 37.7 MPa。从中可以看出当芯片层的热膨 胀系数跟基板层的热膨胀系数越相近时 , 封装引 起芯片的热应力会越小。
第6期
连兴峰 等:封装热效应及粘结层对微芯片应力和应变的影响
35
同样的不同基板对 SiC 芯片的位移和应变的 影响见表 2 所示。从表 2 可知 96%AL2O3 基板对 芯片的第一应变相比 FR4 基板降低了 0.73 个因 子,AlN 基板对对芯片的第一应变相比 FR4 降低了 0.92 个因子。在位移上,96%AL2O3 基板对芯片的 为相比 FR4 基板降低了 0.55 个因子,ALN 基板对 对芯片的位移相比 FR4 降低了 0.72 个因子。 这种 现象是由于当芯片层的热膨胀系数跟基板层的热 膨胀系数越相近时 , 封装对芯片的位移和应变影 响越小。
(a) 芯片的简化模型 (b) 芯片的有限元网格划分
和 z 方向上的偏移, v 是芯片的泊松比。 由 Lau[7]等可知,法向方向上的应力分布由材 料特性､温度和偏移量决定,如公式(6)~(8)所示:
x
u u u 1 (T T0 ) x y z
分析 SiC 芯片在温度场由 150 ℃降到零下 40 ℃时这一过程中封装对粘结芯片的性能影响。 温度场的变化是一个显梯度变化的,有高到底。模 型采用的材料是 FR4—环氧胶—SiC,粘结层的厚 度为 20 μm。 温度场变化对封装导致的 SiC 芯片应力影响 如图 7 所示。从图中可知,随着温度场由高向低的 变化,由此导致封装对芯片的 von mises 应力逐渐 增大。SiC 芯片在低温工作时候封装对芯片的影 响比常温工作时大 , 可知低温更容易导致封装失 效。
表2
影响参数 FR4 芯片第一主应变 芯片位移 μm 9.08e-3 3.77 96%AL2O3 2.54e-3 1.72 AlN 7.77e-4 1.09
(a) 厚度 10μm 的粘结层应力图
基板对芯片的影响
基板材料
2.2
粘结层厚度对芯片封装的影响
(b) 厚度 30μm 的粘结层应力图
粘结层的几何尺寸对芯片的应力也有很大的 影响,以下主要研究不同厚度的粘结层对 SiC 芯片 的性能影响。采用的材料是 FR4—环氧胶—SiC 进行有限元分析 , 变化的参数是环氧胶粘结层的 厚度。 通过有限元分析软件得出粘结层厚度为 10 μm 和 30 μm 的受力分布图如图 4 所示,从图中 可以看出随着粘结层厚度变大 , 封装导致的热应 力对粘结层本身的应力随之变小。 粘结层厚度对 SiC 芯片的影响如图 5 所示。 从位移曲线可以得出 , 当厚度从 10 μ m 变化到 30 μm 时,芯片的位移变化了 0.3 μm,可以得出粘结 层厚度对 SiC 芯片影响不大。从第一主应变曲线 我们可以得出,当厚度从 10 μm 变化到 30 μm 时, 芯片的第一主应降低了 0.65 个因子,可以得出粘 结层厚度越大对 SiC 芯片的第一主应变影响越 小。从 von mises 应力曲线可知,当厚度从 10 μm 变化到 30 μm 时,芯片的 von mises 应力降低了 0.5 个因子,可知粘结层的厚度的增加能够降低 SiC 芯 片的应力。
(1 v)(1 2v) (1 2v)
弹性模量, 是芯片的热膨胀系数。 从公式(6)~(8)可以看出影响热应力影响因数 主要包含材料本身的热性 ､ 温度相关性以及周边 相联的结构材料的特性。而材料的特性 α､E 和 v 通常随芯片､粘合层和基板的不同而不同,因此本 文将从基板和粘结层方面进行仿真分析。
图2
MEMS 芯片的有限元模型
(6)
2.1
不同基板材料的有限元分析
u u u y 1 (T T0 ) y x z
(7)
u u u (8) (T T0 ) 1 z x z E E 其中 , , ,E 是芯片的 z
*福建省自然科学基金(2008J0141,2009J01331)
粘合芯片与粘结层和基板层的热膨胀系数不 匹配同样会产生应变和热机械应力从而影响 MEMS 机械性能和可靠性。 因为芯片很薄,可假设 粘合芯片中的温度分布是静态的和均匀的 , 作用 在正结构上的外力为零 , 可得到粘合芯片的热机 械控制方程如下:
第6期
机电技术
33
封装热效应及粘结层对微芯片应力和应变的影响*
连兴峰 苏继龙
(福建农林大学机电工程学院,福建 福州 350002) 摘 要:针对不同的基板和粘结层,运用 COMSOL Multiphysics 软件分析了由封装引起的热失配对 MEMS 芯片的内
部应力和应变的影响及其影响规律。分析不同基板对 SiC 芯片的应力和应变的影响,通过有限元计算分析得知,当基板的 热膨胀系数跟芯片的热膨胀系数越接近,封装对芯片导致的应力､应变和位移的影响越小。研究表明:粘结层的厚度对 SiC 芯片的应力等参数同样存在一定的影响,当粘结层的厚度增加时能够降低 SiC 芯片由封装引起的热应力,同时也会降低 SiC 芯片的第一主应变。 基板厚度增加会增加 SiC 芯片由封装引起的热应力,温度场由高到低会增加 SiC 芯片由封装引起 的热应力。 关键词:芯片;封装效应;应力;微机电系统 中图分类号: TH703.8 文献标识码:A 文章编号:1672-4801(2012)06-033-04
对于微机电系统(MEMS)产品,由于其体积处 于微米甚至纳米量级 , 其封装成本将占到总成本 的 80%, 且 封 装 往 往 会 导 致 大 多 数 装 配 中 的 MEMS 器 件 的 损 坏 和 报 废 [1] 。 而 微 小 尺 寸 的 MEMS 器件本质上对于结构应力比较敏感, 因此, 封装和器件间异质材料耦合而形成的热失配效应 会对 MEMS 器件的性能和可靠性产生显著影响。 引起热失配主要原因是由于微系统中不同耦合材 料的热膨胀系数有较大的差异 , 以及系统由于散 热或者环境温度发生变化时而产生的。相对于 IC 来说,MEMS 器件和结构本身对应力非常敏感,在 整个加工及芯片工作过程中 , 探索内部应力和应 变形成的机理以及如何控制应力已经成为 MEMS 领域的一个重要研究方向[2~3]。 本文运用 COMSOL Multiphysics 软件分析由 封装引起的热失配对 MEMS 芯片的热应力所产 生的影响及其影响规律。重点研究不同衬板材料 和粘结层的厚度参数所引起的热失配对 MEMS 粘结芯片内部应力和应变的的影响,从而为 MEMS 器件的设计和封装提供参考依据。
(a) PCB 基板 SiC 芯片的应力图
(b) 陶瓷基板 SiC 芯片的应力图
(c) AlN 基板 SiC 芯片的应力图
图3
SiC 芯片的 von mises 应力图
从图 3 给出了 PCB 板对 SiC 芯片的应力影响 最大为 100.39 MPa,陶瓷板对 SiC 芯片的应力影响 居中为 58.3 MPa,对 SiC 芯片应力影响最小的是
整个模型分为从上至下依次为芯片层 ､ 粘结 层和基板层三层夹芯结构。在图 1 的坐标系中,按 平面应变情况用经典梁理论对芯片层和基板层建 模,用弹性理论对粘接层建模,最终可得到的芯片 层的应变如公式(1)所示:
du ( xin) du1 d 2 w1 h1 dx dx dx 2 2 以及芯片的曲率分布如公式(2)所示:
36
机电技术
2012 年 12 月
图6
SiC 芯片应力曲线图
图7
SiC 芯片不同温度下的应力曲线图
从图 6 的曲线图可知,随着基板和粘结层厚度 比变大,SiC 芯片的应力逐渐提高。从这个趋势可 知,基板厚度不是越厚越好,真正加工应用要根据 实际的应用要求进行厚度的选择。
2.4
温度场变化对芯片封装的影响
2
MEMS 粘合芯片有限元分析
对于采用陶瓷封装或金属封装的包含芯片 ､ 粘接层和基板的三层微芯片结构 , 简化后的有限 元模型如图 2(a)所示,其中芯片层尺寸为 1000 μm
对三种不同基板材料下的粘结芯片,使用 COMSOL Multiphysics 软件的热膨胀模块分析在 150 ℃降到室温 25 ℃时封装对粘结芯片的性能影 响。SiC 粘结芯片的由封装引起的热应力分布如 图 3 所示。
不同基板的材料特性和芯片的材料特性如表 1 所示。其中陶瓷基板的主要成分是 96%的氧化 铝 ,PCB 板的主要成分是 FR4, 以及陶瓷绝缘体 AlN。其中环氧胶粘结层的厚度为 20 μm。
表1
材料 FR4 96%AL2O3 AlN 环氧胶 SiC(4H)芯片
基板材料特性和芯片材料特性
杨氏模量 E/GPa 16 275 345 2.7 460 热膨胀系数 (CET)(×10-6/℃) 16.30 6.20 3.9 28 3.35 泊松比 v 0.28 0.22 0.25 0.4 0.3
图4
粘结层应力图
图5
SiC 芯片的应力､应变和位移随粘结层厚度变化
2.3
基板厚度对芯片封装的影响
分析不同基板层厚度对芯片封装的影响 , 采 用的材料是 FR4—环氧胶—SiC 进行有限元分析,
变化的参数是基底层的厚度。基板厚度的变化范 围为 220~500 μm,粘结层的厚度为 20 μm。 基板层 和粘结层的厚度比对由封装导致的 SiC 芯片应力 影响如图 6 所示。