清华大学数字集成电路作业四

2011-2012《数字VLSI 》第四次课程作业
（一） 请计算P 型树动态逻辑反相器的上拉逻辑努力（g ）和本征延时(p)，并与
NMOS 管驱动能力减半的HI-skew 反相器的上拉逻辑努力与本征延时进行比较。

假设标准反相器的PMOS 和NMOS 尺寸之比为2，自载系数等于1。

（二） 写出下面电路对应的F 关于A ，B 的布尔表达式：
（三） 下图的动态电路中，若预充电节点处的电容为15 f F ， 其余所有内部节点
处的电容均为 10 f F 。

在这个动态电路后面接
一个栅电容为20 f F 的理想反相器，它在V M =
V dd /2 时发生翻转。

问在什么情况下，由于电
荷分享将使动态电路后面连接的反相器错误
翻转？求出此时反相器输入端的电平 Vo （用
V dd 来表示），忽略NMOS 管的阈值损失。

指
出如何才能避免这一问题的发生。

（注意：
动态电路预充电节点处的电容15 f F 不包括后
面所接反相器的栅电容在内。

）。