基于SAT的串扰时延故障测试

基于SAT的串扰时延故障测试
尚玉玲;彭彩军
【期刊名称】《计算机工程与应用》
【年(卷),期】2016(052)015
【摘要】With the continuous improvement of deep submicron technology and chip operating rate, crosstalk noise becomes more and more serious.
It is high time to test crosstalk delay. Based on combinational circuit, the SAT(Boolean satisfiability) method is introduced to the crosstalk induced delay test, and lexical analysis and syntax analysis are used to extract the formal model of a Verilog(Hardware Description Language)source code directly to combine into CNF(Conjunctive Nor-mal Form). Using non-robust tests, the crosstalk delay is activated, and CNF expressions are simplified. Finally, the test-ing vectors are obtained by inputting the SAT solver. By assessing on ISCAS’85 benchmark circuits, experimental results show that the algorithm is effective for crosstalk-induced delay faults.%随
着深亚微米技术的不断发展和芯片运行速率的不断提高，串扰噪声问题越来越严重，对串扰时延测试已成为一个迫切的问题。

在组合电路的基础上，将SAT（布尔可
满足性）方法引入到串扰引起的时延测试中，通过词法分析和语法分析直接提取Verilog（硬件描述语言）源码的形式模型，组合成CNF（合取范式）形式。

并在非鲁棒测试条件下，激活串扰时延故障，约简CNF范式表达式，最终输入SAT求解器得到测试矢量。

在标准电路ISCAS’85上进行实验验证，结果表明：该算法对于串扰时延故障的测试矢量产生是有效的。

【总页数】5页(P38-42)
【作者】尚玉玲;彭彩军
【作者单位】桂林电子科技大学电子工程与自动化学院，广西桂林 541004;桂林电子科技大学电子工程与自动化学院，广西桂林 541004
【正文语种】中文
【中图分类】TP39
【相关文献】
1.基于SAT的快速电路时延计算 [J], 何子键;吕涛;李华伟;李晓维
2.串扰时延故障的SAT-ATPG算法研究 [J], 尚玉玲;钱尚;刘鹏
3.基于BIST的动态可重构FPGA的时延故障测试方法 [J], 何怡刚;杜社会;阳辉;方葛丰
4.一种基于IDDT测试的时延故障测试产生算法 [J], 蔡烁;邝继顺;崔昌明
5.基于布尔可满足性的层次化通路时延故障测试 [J], 杨德才;谢永乐;陈光
因版权原因，仅展示原文概要，查看原文内容请购买。