第6章 CMOS运算放大器

1). First assume that VSG4=VSG6. this will cause "proper mirroring" in the M3-M4 mirror.
Also, the gate and drain of M4 are at the same potential so that M4 is "guaranteed" to be in
SR dVout dt
ＯＰＡＭＰ的分类
传统的运放
ＦＬＯＤＥＤ－ＣＡＳＣＯＤＥ
基本设计流程
边界约束条件
１、工艺规范（ＶＴ，Ｋ，ＣＯＸ等等） ２、电源电压范围 ３、工作温度范围 ４、工艺漂移（tt，sf，fs，ff）
指标要求
１ 、增益 ２ 、增益带宽 ３ 、输入共模范围 ４ 、共模抑制比 ５ 、电源电压抑制比 ６ 、输出电压摆幅 ７ 、输出电阻 ８ 、建立时间 ９ 、摆率 １０ 、失调 １１ 、噪声 １２ 、版图面积
电路与设计关系
特别注意
Ｍ６的Ｗ／Ｌ设计
首先满足和Ｍ４的镜像要求
即
ＶＧＳ６＝ＶＧＳ４
其次满足输出摆率上限
直流平衡条件
For best performance, keep all transistors in saturation. M4 is the only transistor that can not be forced into saturation by internal connections or external voltages. There, we develop conditions to force M4 to be in saturation.
1). In order to place the zero on top of the second pole (p2), the following relationship
must hold
Rz
1 gm6
CL Cc
Cc
1
2
K
' PS6I6 CL CcCc
2). The resistor, Rz, is realized by the transistor M8 which is operating in the active
基本运算
有限增益的影响
Analysis of the inverting configuration taking into account the finite open-loop gain of the op amp.
i
v I
(v O
A)
v I
v O
A
1
R
R
1
1
vO
vO A
i1R2
vO A
1
j（tg 1 ）
e
p
1
p2
2
(1)对数幅频特性曲线
L（） 20lg G（j）
2
20lg 1 p2
(2)相频特性曲线。
（） tg1
p
对数幅频特性曲线用逐点算 值描绘十分麻烦而且没有必 要。
系统的ＢＯＤＥ图 渐近线法步骤如下
写出开环频率特性表达式，将所含各因子的转折频率由 大到小依次标在频率轴上。
G( j) j
() 90
类推
(1/ j)n
L()
20log
(
1
j)
n
20n log(dB)
() 90 n
( j)n L() 20log( j)n 20nlog(dB) () 90 n
这些幅频特性曲线将通过点 0dB, 1
例试绘出单极点环节1/（s/p+1）BODE图
G（） 1 j / p 1
绘制开环对数幅频曲线的渐近线。
渐近 线由 若干 条分 段直 线所 组成
低频段的斜率为 20dB/ dec
在 1 处，L() 20lg K
每遇到一个转折频率，就改变一次分段直线的斜率
1 1 j
因子的转折频率 p1 ，当 p1 时，
p1 分段直线斜率的变化量为 20dB/ dec
1
j
p2
因子的转折频率 p2 ，当 p2 时， 分段直线斜率的变化量为 20dB/ dec
O
C
v O
(t)
1 CR
vt 0I
(t)dt
V C
CR Differentiator time-constant
V O
(s)
1
V (s) sCR
i
For physical frequencies
V( O
j)
1
V ( j) jCR
i
VO Vi
1
CR
900
单级放大器的频率响应
if
A 1
R 2
cos1( 4 4 1 2 2 )
一般取稳定裕度约等于６０度
二级运放的小信号分析
ＲⅠ／ＲⅡ和ＣⅠ／ＣⅡ 分别是从 输出端看进去的对地电阻和电容。
二级运放频率响应的BODE图
可以看出,相角裕度小于45度
二级运放的Mill补偿结构
小信号分析
增益与零极点近似
零极点分布
大于
小于
Bode图
非理想模型
频率响应
传递函数
3dB带宽：主极点所对应的频率
单位带宽ＧＢ
主极点延伸与０dＢ轴的交点 证明：ＧＢ＝ＡＶp1
共模输入范围和输出摆幅
共模输入范围(ICMR)：运放的输入级中所有的晶体管 都工作于饱和区（MOS管）时直流共模输入电压的范 围．
输出摆幅：运放的输出级中所有的晶体管都工作于饱 和区（MOS）．
相频特性
G( j) ()
横坐标是角速率 按lg 分度
L()
()
典型环节的频率特性
1 增益K
L() 20logK
() 0
2 积分环节
G( j) 1 j
2 积分与微分因子 j 1
G( j) 1 j
L() 20log 1 20log (dB) j
() 90
相差一个符号
L() 20log j 20log(dB)
ＣＭＲＲ和ＰＳＲＲ
CMRR Adm Acm
反映放大器抗输入噪声的能力
反映放大器抗电源噪声的能力
建立时间
建立时间：当运放被一个小信号激励时，运放输出 达到最终值的允许误差范围内所用的时间．建立时间由 极零点位置决定．
(压)摆率
压摆率：输入阶跃函数幅度很大时，实际运 放输出上升的斜率 近似为常数，该常数定义 为压摆率．
第6章 ＣＭＯＳ运算放大器
6.1 cmos运算放大器设计 6.2 运算放大器的补偿 6.3 二级运算放大器设计 *6.4 二级运算放大器的电源抑制比 *6.5 共源共栅运算放大器 6.6 运放的模拟与仿真
本章要求
掌握：运放的组成，常用性能指标 运放的频率响应（bode图），mill补偿
补偿方法： １、mill电容补偿 单电容补偿 电容加调零电阻 nest式
电容补偿 ２、自补偿－负载电容补偿 ３、前馈补偿
电路系统的频率特性
幅频特性 相频特性
() 1() 2 () 3() 4 ()
对数频率特性（bode图）
对数频率 特性曲线
对数幅频特性 20logG( j) dB
二级运放电路的设计实例
设计过程
１、选择合适的结构 ２、确定补偿类型 ３、设计ＭＯＳ管尺寸以满足直流、 交流和瞬态特性． 偏置点 小信号增益 频率特性
重要的关系式
主要指标与偏置电流的关系
例题
用表３.１-１和３.１-２设计一个二级放大器，在６０度的相位 裕量情况下，满足下面的指标要求．设沟道长度为１微米． Ａv>３０００ ＶＤＤ＝２．5Ｖ ＶＳＳ＝－２．５ ＧＢ＝５ ＭＨz ＣＬ＝１０pＦ ＳＲ>１０Ｖ／μs Ｖout的范围＝±２Ｖ ＩＣＭＲ＝－１～２Ｖ
saturation
2).
If
VSG 4
VSG6 ,
then
I6
S6 S4
I4
3).
However,
I7
S7 S5
I5
S7 S5
2I
4
4).
For
balance,
I6
must
equal
I7
S6 S4
2S7 S5
the balance condition!
5). So if the balance conditions are satistied, then VDG4=0. and M4 is saturated.
具体指标
具体设计步骤
1 、决定合适的结构 ２、确定满足指标要求的补偿类型 ３、设计mos管尺寸满足直流、交流和瞬态
性能 ２０℅ 设计与估算 ８０℅ 模拟验证与调试优化
6.2 运算放大器的补偿
设计思路 分析并画出电路系统的bode图 由稳定条件使相角裕度大于某一角度
频率补偿
使opamp在闭环回路上不产生振荡
极点等效求法
零点等效求法
例题
结论:45度相位裕度 60度相位裕度 60度相位裕度
p2=1.22GB p2=2.2GB CC=0.22CL
z=10GB z=10GB
思考题:45度相位裕度 CC= ?
压摆率
SR I5 CC
二级运放设计步骤
１、决定合适的结构 ２、补偿类型 ３、手工估算 ４、仿真验证，优化参数
vI
vO R1
A R2
G vO vI
1
R2
1 R2
R1 R1
A
To be ideal, then it should be: R
1 2 A R
1
积分器电路
The Miller or inverting integrator.
vC
(t)
VC
1 C
t
0 i1(t)dt
Now the output voltage v (t) v (t),thus
小信号分析
极点与零点
其中
通过 设定
零点的等效分析
零点与极点的相互抵消
P4的影响可 忽略的条件
调零电阻例题求解
目的：调整电阻ＲＺ使ＲＨＰ零点与次极点相互抵消 １、偏置电路 ＶＡ＝ＶＢ ＶＳＧ１1＝ＶＳＧ６ ＶＳＧ１0＝ＶＳＧ8 ２、ＶＧＳ５＝ＶＧＳ９ ３、零点与次极点相互抵消
调零电阻的确定
相角裕度的含义是
对于闭环稳定系统，如果开环相频特性再滞后
度，则系统将变为临界稳定。
当 0 时，相位裕量为正值；
当 0 时，相位裕度为负值。
为了使电路系统稳定，相位裕度必须为正。
相角裕度
单极点系统 相移小于90度
二级或二级以上系统的相角裕度 必须大于45度
阶跃响应稳定裕度与超调量关系
i
t
v (t) V 1 ett O
(a) Unity-gain follower. (b) Input step waveform. (c) Linearly rising output waveform obtained when the amplifier is
slew-rate limited. (d) Exponentially rising output waveform obtained when V is sufficiently small so that the initial slope (vtV) is smaller than or equal to SR.
原理与方法 二级运放的设计，CASCODE运放的设计 理解：运放的RC补偿，运放的PSRR 运放的仿真测量
6.1 CMOS运算放大器设计
ＣＭＯＳ运算放大器组成
基本概念与符号
最重要最基本 用途最广泛 高增益--2 级或以上 指标众多 需采用补偿方法 仿真与验证
理想放大器模型
差模电压增益为无穷大 共模电压增益为0 输入阻抗为无穷大 输出阻抗为0 两输入端之间的电压为0(虚短) 流进或者流出输入端的电流为0 (虚断) 失调、温漂、噪声为０
Ｐdiss≤２mＷ
Examples
Examples
Examples
Examples
Examples
优化设计考虑
调零电阻与MILL补偿法
设计思路： GB大 或 gm6不大的场合 负载电容 CL 大的场合
P2的影响不能忽略 RHP零点影响不能被忽略 方案：
1、零点无穷大 2、与极点 P2抵消
闭环运放稳定性研究
振荡条件
A(s) f (s) 1
角fA（s） （2n 1）
n 0，1，2
相角裕度(Phase Margin)
设系统的截止频率(Gain cross-over frequency)为c
A( jc ) G( jc )H ( jc ) 1 时
定义相角裕度为 180 G( jc )H ( jc )
2
1
失调电压的影响
Evaluating the output dc offset voltage due to VOS in a closed-loop amplifier.
V O
V OS
1
R 2
R 1
第10页
大信号摆率
Slew Rate
dv SR O
dt max
V o
1
V 1 s
, then
R
1
Vo (s)
R2 R1
Vi (s) 1
s
t (1 R2 R1)
Vo Vi
R2 R1
1 (1 R2 R1)
A
A(s)
A0
1 s b
Vo (s)
R2 R1
Vi (s)
1
1 A0
1
R2 R1
t
s (1 R2
R1 )
3dB的corner frequency
t
3dB 1 R R