数字电路课程设计实例---24秒计时器

河南理工大学万方科技学院
《数字电子技术基础》
课程设计
电气与自动化工程系
电气工程及其自动化
10届电气3班
1016301013
张克科
李宝平
2012.6.18—2012.6.24
24秒计数器概述
1.1篮球竞赛24秒计时器功能
数字电子技术在社会生活中发挥着越来越重要的作用，在生活中有着各种各样的应用。

因此课程设计是数字电子技术学习中非常重要的一个环节，它将学生的理论知识和实践能力统一起来，为以后的工作做好准备。

在篮球比赛中，规定了球员的持球时间不能超过24秒，否则就犯规了。

本课程设计的“篮球竞赛24秒计时器”可用于篮球比赛中，用于对球员持球时间24秒限制。

一旦球员的持球时间超过了24秒，它就自动报警从而判定此球员的犯规。

本课程设计是脉冲数字电路的简单应用，设计了篮球竞赛24秒计时器。

此计时器功能齐全，有显示24秒倒计时的功能，同时系统设置外部操作开关，控制计时器的直接清零、启动、暂停、连续功能。

而在直接清零时，数码管显示器灭灯，计时器为24秒递减计时其计时间间隔为1秒，计时器递减计时到零时，数码管显示器不灭灯，同时发出光电报警信号。

1.2设计任务及要求
1.2.1 基本要求
（1）显示24秒计时功能。

（2）设置外部操作开关控制计时器直接清零、启动、暂停/连续功能。

（3）在直接清零时，要求数码显示器灭灯。

（4）计时器为24秒递减计时器，其计时间隔为1秒。

（5）递减计时到零时，显示器不能灭灯，同时发出光电报警信号。

（6）秒脉冲由555多谐振荡器给出。

1.2.2设计任务及目标
（1）根据原理图分析各单元电路的功能；
（2）熟悉电路中所用到的各集成块的管脚及其功能；
（3）进行电路的装接、调试、直到电路能达到规定的设计要求；
（4）写出完整、详细的课程设计报告
电路设计原理与单元模块
2.1设计原理
24秒计时器的总体参考方案框图如图2.1所示。

它包括秒脉冲发生器、计数器、译码显示电路、报警电路和辅助时序控制电路等五个模块组成。

其中计数器和控制电路是系统的主要模块。

计数器完成24秒计时功能.而控制电路完成计数器的直接清零、启动计数、暂停/连续计数;译码显示电路的显示与灭灯、定时时间到启动报警等功能。

图2.1 24秒计时器系统设计框图
秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准，但是设计对此信号要求并不太高，故电路可采用555集成电路或由TTL与非门组成的多谐振荡其构成。

译码显示电路由74LS47(译码器)和共阴极七段LED显示器组成。

报警电路在试验中可用发光二极管与蜂鸣器代替。

2.2 设计方案
分析设计任务，计数器和控制电路是系统的主要部分。

计数器完成24s计时功能，而控制电路具有直接控制计数器的启动计数、暂停／连续计数、译码显示电路的显示和灭灯功能。

为了满足系统的设计要求，在设计控制电路时，应正确处理各个信号之间的时序关系。

在操作直接清零开关时，要求计数器清零，数码显示器灭灯。

当启动开关闭合时，控制电路应封锁时钟信号CP，同时计数器完成置数功能，译码显示电路显示“24”字样；当启动开关断开时，计数器开始计数；当暂停／连续开关拨在暂停位置上时，计数器停止计数，处于保持状态；当暂停／连续开关拨在连续时，计数器继续递减计数。

2.3 各单元电路的设计
2.3.1 24进制计数器的设计
本设计中计数器是由两片74192的8421BCD码递减计数器构成。

如图2.2所示。

图2.2 74192双时钟十进制计数器
74192是十进制同步加/减法计数器，采用8421BCD 码编码，具有直接清零、异步制数的功能，且有进位C O 和借位B O 输出端。

当需要进行多级扩展连接时，只要将前级的C O 端接到下一级的CP+端，B O 端接到下一级的CP-端即可。

详见下面的功能表。

表2.3 74192的功能表
由功能表可以看出，当LD =1，CR=0，CPD=1时，如果时钟脉冲加到CPU 端，则计数器在预置数的基础上进行加法计数，当计数到9（1001）时，C O 端输出进位下降沿跳变脉冲；当LD =1，CR=0，CPD=1时，如果有时钟脉冲加到CPD 端，则计数器在预置数的基础上进行减法计数器。

只有当低位1端发出借位脉冲，高位计数器才做减计数。

当高，低位计数器全为零时，且CPD 为0时，置数端 2，计数器完成并行置数，在CPD 端的输入时钟脉冲作用下，计数器进入下一轮循环减计数。

2.3.2数码显示译码器的设计
在本设计中，根据设计的要求，我使用74LS48译码器来驱动共阴极数码显示管， 74LS48芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和系统的显示系统中，下面我就给大家介绍一下这个元件的一些参数与应用技术等资料。

74LS47的引脚图和功能表分别如图2.4和表2.5所示。

图2.4 74ls47引脚图
表2.5 74LS47的功能表
七段译码显示原理图如图2.4(a)所示，图2.4(b)给出了七段显示笔画与0～15共16个数字的对应关系
图2.6 七段数码显示管的引脚图
2.3.3秒脉冲的设计
根据设计要求，本电路需要产生间隔为一秒的时间脉冲，完成正确的计数功能。

所以选择555定时器来设计此模块。

从而产生标准的秒脉冲。

1．器件特性
555定时器是一种中规模集成电路，外形为双列直插8脚结构，体积很小，使用起来方便。

只要在外部配上几个适当的阻容元件，就可以构成史密特触发器、单稳态触发器及自激多谐振荡器等脉冲信号产生与变换电路。

它在波形的产生与变换、测量与控制、定时电路、家用电器、电子玩具、电子乐器等方面有广泛的应用。

集成555定时器有双极性型和CMOS型两种产品。

一般双极性型产品型号的最后三位数都是555，CMOS型产品型号的最后四位数都是7555.它们的逻辑功能和外部引线排列完全相同。

器件电源电压推荐为4．5～12V，最大输出电流200mA以内，并能与TTL、CMOS逻辑电平相兼容。

引脚功能：
Vi1（TH）：高电平触发端，简称高触发端，又称阈值端，标志为TH。

Vi2（TR）：低电平触发端，简称低触发端，标志为TR。

VCO：控制电压端。

VO：输出端。

Dis：放电端。

Rd：复位端。

555定时器内含一个由三个阻值相同的电阻R组成的分压网络，产生31VCC和32VCC 两个基准电压；两个电压比较器C1、C2；一个由与非门G1、G2组成的基本RS触发器（低电平触发）；放电三极管T和输出反相缓冲器G3。

Rd是复位端，低电平有效。

复位后, 基本RS触发器的Q端为1（高电平），经反相缓冲器后，输出为0（低电平）。

分析图2.2.3.1的电路：在555定时器的VCC端和地之间加上电压，并让VCO悬空，则比较器C1的同相输入端接参考电压32VCC，比较器C2反相输入端接参考电压31VCC ，为了学习方便，我们规定：
当TH端的电压>32VCC时，写为VTH=1，当TH端的电压<32VCC时，写为VTH=0。

当TR端的电压>31VCC时，写为VTR=1，当TR端的电压<31VCC时，写为VTR=0。

低触发：当输入电压Vi2<31VCC 且Vi1<32VCC时，VTR=0，VTH=0，比较器C2输出为低电平，C1输出为高电平，基本RS触发器的输入端S=0、R=1，使Q＝1，Q＝0，经输出反相缓冲器后，VO＝1，T截止。

这时称555定时器“低触发”；
保持：若Vi2>31VCC 且Vi1<32VCC，则VTR=1，VTH=0，S=R=1，基本RS触发器保持，VO和T状态不变，这时称555定时器“保持”。

高触发：若Vi1>32VCC，则VTH=1，比较器C1输出为低电平，无论C2输出何种电平，基本RS触发器因R=0，使Q＝1，经输出反相缓冲器后，VO＝0；T导通。

这时称555定时器“高触发”。

VCO为控制电压端，在VCO端加入电压，可改变两比较器C1、C2的参考电压。

正常工作时，要在VCO和地之间接0．01μF（电容量标记为103）电容。

放电管Tl的输出端Dis为集电极开路输出。

根据555定时器的控制功能，可以制成各种不同的脉冲信号产生与处理电路电路，例如,史密特触发器、单稳态触发器、自激多谐振荡器等。

在此次设计中，采用多谐振荡器来设计。

2．自激多谐振荡器
图2.7所示为自激多谐振荡器电路和波形图。

自激多谐振荡器用于产生连续的脉冲信号。

电路采用电阻、电容组成RC定时电路，用于设定脉冲的周期和宽度。

调节RW或电容C，可得到不同的时间常数；还可产生周期和脉宽可变的方波输出。

脉冲宽度计算公式：Tw1=0.7 (R1 +R2) C Tw2=0.7R2 C
振荡周期计算公式：T=0.7 (R1 +2R2) C≈1s
图2.7 自激多谐振荡器电路和波形图
分析方法与单稳态电路相似，但电容器C的充电电阻是R1 +R2 ，放电电阻是R2 。

当VC是低电平时，555定时器低触发，VO为高电平，放电管T截止，电容器经（R1 +R2）充电，当充电至VC=VTH>32VCC时，电路高触发，输出VO变为低电平，放电管T导通，电容器经R2放电，当放电至VC=VTR<31VCC时，电路又进入低触发，VO变为高电平，如此周而复始，循环不止，输出连续脉冲信号。

2.3.4时序控制电路
完成计数器的复位、启动计数、暂停/ 继续计数、声光报警等功能。

控制电路由IC5 组成。

IC5B 受计数器的控制。

IC5C、IC5D 组成RS 触发器, 实现计数器的复位、计数和保持“24”、以及声、光报警的功能。

操作“清零”开关时，计数器清零。

闭合
“启动”开关时，计数器完成置数，显示器显示24断开“启动”开关，计数器开始进行递计数。

电路图中，当开关S1合上时， =0，74LS192进行置数；当S1断开时， =1，74LS192处于计数工作状态。

开关S2是时钟脉冲信号CP的控制电路。

当定时时间未到时，74LS192的借位输出信号 2=1，则CP信号受“暂停/连续”开关S2的控制，当S2处于“暂停”位置时，门G3输出为0，门G2关闭，封锁CP 信号，计数器暂停计数；当S2处于连续位置时，门G3输出1，门G2打开，放行CP信号，计数器在CP作用下，继续累计计数。

当定时时间到时， 2=0，门G2关闭，封锁CP信号，计数器保持零状态不变。

(1) K1: 启动按钮。

K1 按下后处于断开位置时, 计数器从“24”递减计数到“00”同时控制电路发出声、光报警信号, 计数器保持“00”状态不变, 处于等待状态。

当K1 再次闭合时, 计数器开始计数。

(2) K2: 手动复位按钮。

当按下K2 时, 不管计数器工作于什么状态, 计数器立即复位到预置数值, 即“00”。

(3) K3：消隐按钮。

按下K3时计数器断电并消除所有计数。

(4) K4: 暂停按钮。

当“暂停/ 连续”开关处于“暂停”时, 计数器暂停计数, 显示器保持不变, 当此开关处于“连续”开关, 计数器继续累计计数。

控制电路开关如图所示：
图 2.8 控制电路开关图
数字电路的仿真与调试
3.1 Protues仿真
首先在Protues中选好元器件，然后连好线，检查线路是否存在错误，如无，则进入了调试的正式阶段，启动调试，观察系统运行的状况是否良好，然后观察现系统的效果是否达到预期的要求，如无，则停止仿真，分析电路中存在的缺陷与错误，改正后再次启动调试，然后再次观察仿真效果是否达到预期的效果，如此循环下去，直到得到满意的仿真效果。

到此调试仿真过程结束。

以下是本设计的系统仿真结果图：
图3.1 系统仿真结果图
课程设计小结
此次数字电子技术的电子课程设计让我获益匪浅，使我尝到了将所学的知识用于实践的喜悦和成就感。

此课程设计所设计制作的篮球竞赛24秒计时器是一个实用性设计。

此次设计的成不仅为所学的专业课程打下了坚实的基础，提高了我们对分析与解决问题的能力，也在研究与电子爱好追求上做了一个很好的起步。

在这个设计中，我学到了学习理论时学不到的东西，不但锻炼我的动手能力而且巩固我们所学的理论知识，这样实践与理论相结合就可以更快而有效地掌握知识。

本次的设计使我从中学到了一些很重要的东西，那就是如何从理论到实践的转化，怎样将我所学到的知识运用到我以后的工作中去。

在大学的课堂的学习只是在给我们灌输专业知识，而我们应把所学的用到我们现实的生活中去，此次的篮球竞赛24秒计时器的设计给我奠定了一个实践基础，我会在以后的学习、生活中磨练自己，使自己适应于以后的竞争，同时在查找资料的过程中我也学到了许多新的知识，在和同学协作过程中增进同学间的友谊，使我对互帮互助精神的积极性和重要性有了更加充分的理解。

最后，感谢老师和同学对我的细心的指导和帮助，正是由于老师的细心的辅导和他提供给我们的参考资料，以及同学之间交流获得的帮助，使得我的课程设计能够顺利的完成，同时在课程设计过程中，我们巩固和学习了我们的数字电子技术知识。

相信这对我以后的课程设计和毕业设计将会有很大的帮助！
参考文献
[1]温如坤、高志敏.数字电子技术基础实验[M].湖北汽车工业学院,2004.
[2]阎石.电子技术基础（数字部分）[M].高等教育出版社,2006.
[3]白中英.数字逻辑与数字系统[M].科学出版社,2002.
[4]谢自美.电子线路设计、实验、测试[M].华中科技大学出版社,2001.
[5]朱余钊.电子材料与元件[M].西安电子科技大学出版社,2002.
[6]杨志忠.数字电子技术[M].高等教育出版社,2000.
附录
完整的电路原理图
元器件明细表。