Verigy 93000 SoC测试系统及测试中偏置电流的实现

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

Verigy 93000 SoC测试系统及测试中偏置电流的实现
陶新萱
【摘要】Verigy 93000 SoC测试系统是一个低成本、可扩展的单一测试平台,它是满足SoC全面发展需要的芯片测试系统解决方案.概括介绍了93000自动测试系统(ATE),并讨论了其偏置电流的实现方法.
【期刊名称】《电子工业专用设备》
【年(卷),期】2011(040)001
【总页数】3页(P4-6)
【关键词】系统单芯片;芯片测试;偏置电流;自动测试系统
【作者】陶新萱
【作者单位】复旦大学专用集成电路与系统国家重点实验室,上海,201203
【正文语种】中文
【中图分类】TH132
1 Verigy 93000测试系统
SoC(系统单芯片,system on a chip)技术的发展对测试设备的能力提出了越来越高的要求。

Verigy 93000测试系统是满足SoC技术全面集成需要的芯片测试系统解决方案(如图1)。

93000的测试范围覆盖数字(digital)、模拟(anolog)和射频(RF),同时对高速、嵌入式内存(embedded memory)和边界扫描(Scan)等多种功能进行
了扩展。

93000测试系统的配置灵活自由,用户可根据自己的测试需求,定制选
择测试机台的硬件配置。

数字测试方面,93000机台目前主流配置是PS400、PS800和PS3600三种数字板卡,数据速率从 100 Mb/s到3600 Mb/s,PS400每块卡有 64路独立的数字
通道,而PS800和PS3600每块提供32路。

Per-pin结构是93000数字板卡硬
件构架的重要特点,每个数字通道都有自己的测试处理器(test processor)、驱动器(driver)、比较器(comparator)和参数测量单元(PMU:parameter measure unit),同时包含各自的56 Mb测试向量内存,这使得每个通道都有独立的数字测试、memory和scan测试的能力,测试中可以做到完全并行,节省测试时间,提高测试效率。

模拟测试方面,93000现在使用比较广泛的是包含8个独立单元的Audio/Vedio 8模拟卡,AV8有两种配置情况,一种是每块卡包含8个测量单元(Measure Unit),另一种是每块卡同时包含4个信号源单元(Source Unit)和4个测量单元,每个测量单元可用作音频数字转换器(Audio Digitizer:32~200 ks/s,24-bit,50 kHz)或视频数字转换器(Video Digitizer:500 ks/s~65 Ms/s,14-bit,15 MHz),同样,每个信号源单元也可以用作音频任意波形发生器(Audio AWG:32 ks/s~1.024 Ms/s,24-bit,125 kHz)或视频任意波形发生器(Video AWG:125 ks/s~100 Ms/s,14-bit,25 MHz),用户可以根据自己的需求进行选择。

AV8独特的结构可以在本地处理所有过程,而不需耗费大量时间在模块和工作站
之间传送数据,实现了更高的多站模拟测试效率。

AV8使消费品中使用的蜂窝基
带和其他混合信号SoC/SIP的测试成本降低了20%。

射频测试部分,93000能提供12个射频端口,并可升级至最高48个射频端口,
射频系统能达到6 GHz信号源,8 GHz接收,40 MHz带宽,该系统可以覆盖各
种射频芯片的测试要求。

图1 Verigy 93000soC测试系统
除此之外,93000soC的软件系统SmarTest(见图2),将规范的图形化界面和
C++语言编程结合,既可以方便用户通过图形化界面操作,又给测试程序的编写
者保留了足够的开发空间。

图2 SmarTest编程环境
2 93000的电源板卡及工作模式
93000的电源板卡按性能特性有GPDPS、MSDPS、HVDPS、HCDPS 及 LNDPS 几种,其中HVDPS、HCDPS及LNDPS分别针对高电压、高电流及低噪声应用,GPDPS为通用的电源板卡,在早期93000中使用。

MSDPS为目前使用最广泛的DPS Board,GPDPS每块板卡可以提供4路独立电源,MSDPS每块可以提供8路,也可工作在4路模式与GPDPS完全兼容(见图3)。

通常,93000的DPS工作在电压源模式,每个DPS Channel为所测芯片提供一
路独立的电源(±8 V),在使用过程中,为了防止电流过大对芯片造成损坏,用
户还要设置一个钳制电流大小的参数ilimit(-4~+8 A),用以控制电源供电过程中电流的大小。

其次,93000的DPS还具有加电压测电流(VFIM)的功能,通常用于芯片的功
耗测试,我们可以利用这个功能测得芯片在不工作(idle)、工作在稳态(static)及动态(dynamic)时的功耗。

测试程序中可以通过DPS_VFIMAP (Iapplicationprogramming interface)来实现。

3 芯片测试中需要用到的偏置电流及93000的实现方法
图3 GPDPS或MSDPS的4路工作模式
我们在实际测试的芯片中需要93000机台提供一个150μA的偏置电流,而93000的DPS工作模式默认为加压测流,因此测试中没法直接采用DPS Channel来实现。

考虑到机台的Per-Pin PMU具有加电流测电压的功能,而且
150 μA在PPMU的Spec范围内(图4),测试过程中我们首先尝试用PPMU
来给出这个偏置电流,但不测量电压,结果验证采用这种方法完全可以达到要求。

具体的做法:
(1)确保待测芯片中需加偏置电流的管脚物理上和93000机台中的一个Digital Channel已连接好,然后在SmarTest软件的Pin Configuration中设定这种对应关系,通过运行Continuity测试(连接性测试)来检查上述通路是否有短路、开
路现象。

在芯片和机台的连接没有问题的前提下,利用Test-Method编写PPMU 的加流测压(IFVM)程序实现偏置电流的供给。

PPMU_RELAY relay1;
PPMU_SETTING setting1;
TASK_LIST task1;
relay1.pin("BIOS").status("PPMU_ON");
relay1.wait(3 ms);
//iforce 150μA on
setting1.pin("BIOS").iForce(150 μA).iRange(1000 μA).min(100 mV).max(500 mV);
task1.add(relay1).add(setting1).execute();
(2)除了采用PPMU方式完成偏置电流的设定外,还可以由93000 DPS Channel的嵌位电流ilimit特性来实现,具体做法是利用DPS Channel对应的Pogo Pin和偏置电流Pin之间的电压差,使DPS Channel工作在电流饱和状态,所需的偏置电流大小由ilimit来设定。

但这种方法的特点是DPS的ilimit电流的
分辨率为1 mA,本次测试中芯片的偏置电流大小不能超过500 μA,因此没有采
用这种方法来实现。

表1 PPMU的参数规格范围电流施加/测量范围最小分辨率(施加/测量)测量
电流精度施加电流精度范围1 ±40 mA 20 μA ±50 μA±读数的0.5% ±200 μA±设定值的0.5%范围2 ±1 mA 0.5 μA ±1.25 μA±读数的0.5% ±5 μA±设定值的0.5%范围3 ±100 μA 50 nA ±125 nA±读数的0.5% ±500 nA±设定值的0.5%范围4 ±10 μA 5 nA ±100 nA±读数的0.5% ±100 nA±设定值的0.5%
4 小结
Verigy 93000是单一平台的可升级测试系统,用户可以根据自己的需求,自由选择数字板卡,模拟板卡和RF模块,配置灵活。

本文结合测试实际讨论了偏置电流的实现方法。

参考文献:
[1]Verigy.Verigy 93000soC Basic User Training Manual[M].Federal Republic of Germany,2006.95-135.
[2]Verigy.Verigy93000soC Mixed
SignalTrainingManual[M].FederalRepublicofGermany,2006:108-134,433-440.
[3]杨广宇.SoC测试的发展趋势及挑战[J].半导体技术,2003(3):48.。

相关文档
最新文档