运放的共模抑制比

运放的共模抑制比
运放是指多芯片构成的组件，它由输入和输出端口，控制电路和数据记忆器组成，它可以实现高效率、低成本和小型尺寸的功能模块，是电子技术发明最重要的元件之一，在我们现代电子技术中占有重要地位。

运放具有非常有用的特性，其中共模抑制能力（Common Mode Rejection Ratio，CMRR）是运放重要的一个量度指标，因为共模抑制能力决定了在运放芯片中双路系统工作时共模信号的抑制程度，如果不足会影响信号的质量。

所以，CMRR的大小决定了运放芯片的性能，改善共模抑制能力是提高运放性能的关键部分。

共模抑制比是指运放在两路系统中共模输入信号的抑制能力，可以从输出结果中直接比较，呈现共模信号的抑制比。

它的定义是，若当负载输出信号的比值为Av时，当共模电压VI_CM发生变化时，负载电流信号的变化比值为α，则CMRR等于Av/α。

其中，Av为电压增益，α为负载电流信号变化率。

共模抑制能力对运放的有效性有着至关重要的影响，一般来说，共模抑制比在50 ~120dB之间是一个有效范围，大的CMRR代表信号质量高，补偿电压的范围更大，共模抑制比越大，运放芯片的任务就越有效。

共模抑制能力的改进很重要，给其他部件的添加可以有效提高CMRR，但是对于空间有限的应用，需要考虑体积和成本，因此其他改进措施也非常有必要。

例如，可以采用电磁干扰抑制技术，它可以减少非常高的共模抑制比。

抗干扰技术通常包括：(1)输入口尽量放置在运放芯片外环境
的相对比较安静的位置，(2)可以用孔容积来提高对共模抑制能力的
影响，(3)采用高介电常数介质，如耐候陶瓷，(4)使用抑制电容或降低噪声的补偿电阻，以降低共模抑制能力的影响，(5)采用宽带滤波器，使运放具有良好的高频抑制性能。

此外，有效改善共模抑制能力的方法还包括采用精确的补偿电阻、增加电晕对抗、使用线性元件等。

其实，改进共模抑制能力只需要几个步骤，只要采取有效的措施就可以提高CMRR，提高运放芯片的性
能和可靠性。

总之，运放芯片的共模抑制能力是其关键性能之一，应该重视其在运放设计中的重要性。

它的改进一方面可以通过采用抗干扰技术，另一方面可以采用精确的电路组件，两者相结合可以实现更好的共模抑制能力，从而达到提高运放性能的目的。