基于SEP3203微处理器的FPGA验证平台

基于SEP3203微处理器的FPGA 验证平台
徐小宇,温小静
(东南大学集成电路学院　江苏南京　210096)
摘　要:为了最大程度上提高ASIC 设计的仿真效果,以制作实物的方式对ASIC 设计的FP GA 验证方法进行了研究,提出了一种基于SEP3203微处理器的FP GA 验证平台系统解决方案。

在方案描述中,首先给出了验证平台的总体框架,然后逐一介绍了平台的CPU ———SEP3203微处理器、核心板硬件设计、FP GA 板硬件设计、系统总线设计和电源系统设计,最后给出了平台的实物图。

为了达到验证后代码不做任何改动就可直接用于流片的目的,对SRAM 接口与ABMA A HB 接口进行了研究,提出了在FP GA 的SRAM 接口后面增加ABMA A HB 与SRAM 接口转换电路的方法。

实验证明,本平台可以提高SOC 外围设备功能仿真的效果,达到了平台的设计目的。

关键词:SEP3203;AMBA ;A HB ;验证平台
中图分类号:TP339 文献标识码:B 文章编号:1004-373X (2007)06-020-03
FPG A V erif ication Plant B ased on SEP3203
XU Xiaoyu ,WEN Xiaojing
(College of Integrated Circuit ,Southeast University ,Nanjing ,210096,China )
Abstract :In order to improve the simulative effect of ASIC design simply ,researching methods of FP GA verification of
ASIC by the way of manufacture a practicality ,a FP GA verification plant based on SEP3203is brought forward.In the descrip 2tion of the scheme ,the general f ramework of the scheme is shown first ,then CPU ———SEP3203,the core board hardware de 2sign ,FP GA board hardware design ,the system bus design and the system of power is specified one by one.At last the factual picture of the plant is shown.For the reason that the code verified no need to be changed ,researching the interface of SRAM and the interface of AMBA A HB ,adding a transformation circuit between SRAM interface and ABMA A HB interface is brought forward after SRAM interface of FP GA.It is proved that the plant can improve simulative effect of the function of pe 2ripheral equipments effectively by lab.
K eywords :SEP3203;AMBA ;A HB ;verification plant
收稿日期:2006-08-08
ASIC 芯片虽然具有全定制、高性能、大批量生产成本低的优点,但同时又存在着开发周期长、市场风险大的缺点。

通常的ASIC 开发流程是逻辑设计、前仿真、版图设计、后仿真及LVS ,DRC/ERC 、测试向量生成、图形生成,最后将版图提交给芯片工厂,在工厂中进行掩膜、制造、封装和测试。

在ASIC 设计流程中,仿真阶段所花费的时间最长,而且软件仿真效果有限。

因此在ASIC 设计中,通过什么样的仿真工具,如何进行仿真是流片成功的关键。

使用本平台可以较好地模拟仿真环境,尽早查出电路功能和时序的错误,加快设计速度,降低芯片开发成本。

本平台可以有效验证基于ARM AMBA 总线结构,嵌入到SOC 芯片内部的任何功能模块。

1　验证系统
平台由两块PCB 板组成:核心板和FP GA 板。

核心板包括以下几个部分:CPU (SEP3203),J TA G 调试口,RS 232串口,2MB NOR FLASH ,32MB SDRAM ,由32位数据总线、25位地址总线和控制总线组成的系统总线
以及电源系统。

平台另一块PCB 板则包括一片型号为
EP20K1000E 的FP GA 和4MB 的SRAM 。

其系统结构
框图如图1
所示。

图1　系统结构框图
SEP3203是由东南大学ASIC 中心研发的基于ARM7TDMI 的16/32位RISC 微控制器,该内核支持32位ARM 指令、支持16位Thumb 指令、内嵌32×8硬件
乘法器、片上ICE 支持各种基于J TA G 的调试方案。

使用
ARM7TDMI 处理器内核,具有低功耗、低成本的优点。

SEP3203还内嵌20kB 零等待静态存储器ESRAM 、支持
2元器件与应用徐小宇等:基于SEP3203微处理器的FP GA 验证平台
单周期数据读写、支持8/16/32位操作。

该处理器使用0.25μm标准CMOS的设计工艺,最高主频为75M Hz,采用LQFP176封装形式。

SEP3203提供了完整的通用外设接口可以满足本系统对CPU的需求。

SEP3203芯片中集成的部分功能模块:
(1)外部存储器接口控制器(EMI)支持多种外存类型:SRAM,NOR FLASH,SDRAM;
(2)功耗管理模块(PMC),支持4种功耗模式:IDL E, SLOW,NORMAL,SL EEP;
(3)中断控制器(IN TC),支持32个中断源,其中18个外部中断;
(4)4通道通用定时器(TIMER);
(5)2通道脉宽调制器(PWM);
(6)1通道实时时钟模块(R TC),支持日历功能和WatchDog功能;
(7)2个通用异步通讯模块(UAR T),均支持红外通讯;
(8)1通道串行外设接口(SPI),用于触摸屏数据采样;
(9)DMA控制器(DMAC);
(10)2通道片上PLL,1个用于系统时钟,1个用于USB控制器。

与SEP3203相连的J TA G接口用于系统的在线调试,SEP3203上的通用异步通讯接口(UAR T)实现PC机与本平台的RS232串行通讯。

系统存储器由32MB SDRAM和2MB NOR FLASH组成,2MB NOR FLASH 中存放系统启动程序,系统上电经NOR FLASH启动后,在32MB SDRAM中运行主程序。

电源系统将从板外变压器输入的5V直流电分为1.8V,2.5V,3.3V三路,分别提供给FP GA,SEP3203和其他的外围电路。

核心PCB板采用双层板结构。

系统总线要跨越两个PCB板,在不添加缓冲元件(buffer)的前提下,考虑到芯片对总线的驱动能力有限,所以在布局和布线时要做到总线尽量短。

采取粗电源线,地线铺铜,在芯片的电源引脚附近加去耦电容等措施增强电路板的抗干扰能力。

FPG A芯片选用的是EP20K1000E。

EP20K1000E是AL TERA公司APEX20KE系列的产品,他具有1000000个标准门,最大系统门数为1771520个,38400个逻辑单元,存储器数目为327680b,另外还内嵌4个锁相环。

核心板到FP GA板的数据总线为32位,地址总线为23位,控制总线4位。

控制线分别是:片选、读、写和复位。

核心板到FP GA板的连线还包括80个用于系统扩展的连线。

本文只选用了一种FP GA的配置模式:PS模式。

配置芯片是增强型器件EPC16,其容量为:16Mb。

EPC16通过BMV下载口可以从PC上下载FP GA的配置程序,系统再次上电后,FP GA芯片以PS模式方式由烧录到EPC16内的程序配置。

由于FP GA芯片的封装是B GA,所以PCB板必须要采用8层板结构。

第1层为信号层;第2层为地;第3层为信号层;第4层为3.3V电源层;第5层为1.8V电源层;第6层为信号层;第7层为地;第8层为信号层。

同样在芯片的电源引脚附近加去耦电容的措施增强电路板的抗干扰能力。

平台实物图如图2所示。

平台为上下两层塔式结构,上层板为FP GA板,下层板为核心板。

中间通过5组20×2
的单排针连接。

图2　平台实物图
2　SRAM到AHB转换电路设计
ARM公司为其片上系统的内部总线定义了一个通信规范———AMBA。

该规范使高性能嵌入式微处理器的设计变得简单易行。

只要设备的接口满足AMBA A HB的规范,就可以把他直接连接到AMBA A HB总线上,加入到以AMBA A HB为SOC总线的微处理器芯片中。

本文通过在FP GA内部集成SRAM接口到AMBA A HB总线转换电路,使得SEP3203可以以SRAM接口访问符合A HB时序的设备。

SRAM有如下几条信号线:csn(片选低电平有效)、oen(读信号低电平有效)、wrn(写信号低电平有效)、[31:0]D(32位数据线)、[22:0]a(23位地址线)、clk(时钟线)和rst n(复位低电平有效)AMBA A HB有如下几条信号线:hclk(时钟线)、hreset n(复位线低电平有效)、hrdata (读数据线)、hready(从设备准备好)、haddr(地址线)、hwrite(主设备写信号)、hsize(传输字节数)、hrans(传输类型)、hburst(burst类型)、hwdata(写数据线)、hselx(主设备对从设备的选择线)。

SRAM读写数据时用同一条32位数据总线,而AMBA A HB有两条数据总线:读数据总线和写数据总线。

所以数据接口转化时要用三态门。

SRAM地址总线位宽23位, AMBA A HB规范规定的系统总线为25位所以地址总线要进行位扩展。

用Verilog编写的部分代码实例如下:
inout[31:0]d;
12
《现代电子技术》2007年第6期总第245期 新型元器件
//定义SRAM 数据总线为32位
assign hwdata =d ;
//SRAM 数据总线与AMBA A HB 写数据总线直接相连assign d =(～r oe n &～r cs n )?hrdata m[31:0]:32b ′z ;
//读有效时AMBA A HB 数据传到SRAM 数据线上;否则SRAM 数据总线为高阻
input [22:0]a ;
//定义SRAM 地址总线为23assign haddr ={2b ′0,a};
//23位SRAM 地址总线扩展为25位AMBA AHB 地址总线
AMBA A HB 的状态机如图3
所示。

图3　AMBA A HB 的状态机
由csn (片选)和oen (读信号)组合产生reqed (读请求)和由csn (片选)和wrn (写信号)组合产生reqwr (写请求),连同hready 信号一起组成AMBA A HB 状态机的输入信
号向量组,控制状态机的跳变。

同时状态机输出控制
hwrite (主设备写信号)、hsize (传输字节数)、hrans (传输类
型).hburst (burst 类型)、hwdata (写数据线)、hselx (主设备对从设备的选择线)等信号的输出。

3　结　语
实践证明该平台能够可靠验证符合A HB 协议的各类设备,具有很大的灵活性,复用性很强。

参　考　文　献
[1]Michael John Sebastian Smith.Application -Specific Inte 2
grated Circuits[M ].北京:电子工业出版社,2003.
[2]John F.Wakerly.数字设计原理与实践[M ].林生,金京林,
葛红,译.北京:机械工业出版社,2003.
[3]黄智伟.FP GA 系统设计与实践[M ].北京:电子工业出版
社,2005.
[4]王金明.数字系统设计与Verilog HDL [M ].北京:电子工业
出版社,2005.
[5]J.Bhasker.Verlog HDL 硬件描述语言[M ].徐振林,译.北
京:机械工业出版社,2000.
[6]杜春雷.ARM 体系结构与编程[M ].北京:清华大学出版
社,2003.
[7]ARM 公司.Amba Specification[S].1999.
作者简介　徐小宇　男,1981年出生,东南大学国家专用集成电路系统工程技术研究中心硕士研究生。

(上接第19页)
在系统的运行过程中,CAN 总线和信号转换装置能完成上位机和综自系统的信息实时交换。

当仿真主机端变电站网络的参数的改变导致潮流的变化,能通过信号转换箱
正确传送到综合自动化系统的后台显示,同时仿真主机与后台之间的遥信测试和运行正确无误,后台的遥控和遥调能都能正确动作和返校。

系统运行达到预先设计的目的。

　图8　信号转换箱输出的模拟量 图9　信号转换箱正面图 图10　信号转换箱背面图
参　考　文　献
[1]李正军.计算机测控系统设计与应用[M ].北京:机械工业
出版社,2004.
[2]潘学萍.电力系统数字仿真研究综述[J ].江苏电机工程,
2005,24(1):80-84.
[3]柳勇军,梁旭,闵勇.电力系统实时仿真技术[J ].中国电力,
2004,37(4):39-42.[4]Burr -Brown Corporation ,DAC7744,1999.
[5]广州周立功单片机发展有限公司.PCI -9820双路非智能
CAN 接口卡用户手册[S].2004.
[6]瞿坦.数据通信及网络基础[M ].武汉:华中理工大学出版
社,1995.
2
2元器件与应用徐小宇等:基于SEP3203微处理器的FP GA 验证平台。