第06讲门电路及使用注意事项
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
+VCC R1 R2 T3 T1 R'1 T '1 T '2 TTL 或非门电路 T2 R3 R5 T4 R4 VCC 14
第6讲 门电路及 3Y 3B使用注意事项 4A 3A 4Y 4B
13 12 11 10 9 8
A
Digital Logic Circuit
Y
T5 1 2 3
74LS02 4 5 6 7
第6讲 门电路及 使用注意事项
Digital Logic Circuit
逻辑功能分析
Digital Logic Circuit
当A,B,C同时为高电平 时，如果不考虑T2的 存在，则应有 Vb1=4.3v，因而T2和 T5的发射结必然同时 导通。此时，Vc2= Vce2+Vb5=0.3+0.7 =1v，因此，T3微导 通，T4截止，Vo= Vc5=0.3v，输出为低 电平（接灌电流负 载）。等效电路如图：
Y = A+ B
TTL与或非门
+VCC R1 R2 T3 T1 R'1 T '1 T '2 T2 R3 R5 T4 Y T5 1 2 3 74LS51 4 5 6 7 R4 VCC 14
第6讲 门电路及 使用注意事项
Digital Logic Circuit
VOH：电压传输特性曲线的截止区的输出 电压 VOL：电压传输特性曲线的饱和区的输出 电压 VON：保证输出为高，输入低电平的上限 值（图中查得约：2V） VOFF：保证输出为低，输入高电平的下限 值（图中查得约：0.8V） VTH:转折区中点对应的输入电压
CMOS反相器
第6讲 门电路及 使用注意事项
Digital Logic Circuit
设Tp 和TN的开启电压分别为VTP 和VTN , 同时令U DD > VTP + VTN，则： VGSP = U DD > VTP 当U i = U iL = 0时，有 ⇒ U o = U OH = U DD VGSN = 0 < VTN V = 0 < VTP 当U i = U iH = U DD时，有 GSP ⇒ U o = U OL = 0 VGSN = U DD > VTN
功耗指标
Digital Logic Circuit
空载功耗P: 空载功耗
第6讲 门电路及 使用注意事项
输出为低电平时的功耗称为空载导通功耗PON 输出为高电平时的功耗称为空载截止功耗POFF PON总是比POFF大，定义空载功耗P=(PON+POFF)/2， 一般P<50mW。 P<50mW
浪涌电流引起的动态功耗 门电路输出从一个状态向另一个状态切换时， 短时间内会出现尖峰电流（或浪涌电流）， 形成较大的动态功耗，此功耗随电路工作频 率增大而增大。
4. 组合门电路
第6讲 门电路及 使用注意事项
Байду номын сангаас
Digital Logic Circuit
与非门
Digital Logic Circuit
或非门
第6讲 门电路及 使用注意事项
5. TTL（Transistor-Transistor Logic）集成与非门 （ ） 第6讲 门电路及 使用注意事项 了解工作原理，掌握主要外部特性和参数。
演示
逻辑功能分析
设：输入信号A,B,C的高低电平 分别为VIH=3.6vVIL=0.3v，PN 结开启电压为0.7v A,B,C中只要有一个是低电平， 则T1必有一个发射结导通，并 将T1的基极电位钳在1v，该电 压作用于T1的集电结和T2,T5的 发射结上，显然不可能使T2和T5 导通。由于T2截止，电源Vcc通 过R2驱动T3和T4，使之工作在导 通状态，电路输出为高电平 （接拉电流负载）。等效电路 如图： 有0出1
工作原理
Digital Logic Circuit
第6讲 门电路及 使用注意事项
电路的输入级由多发射极晶体管T1实现逻辑 “与”的功能；中间级由T2的集电极和发射 极输出两个相位相反的信号分别控制T3和T5； 输出级中，T3,T4组成的复合管构成一个射 级跟随器作为T5的有源负载，使得不论输出 高电平还是低电平，电路的输出电阻都很 小，从而提高了电路的带负载能力。
国内外TTL电路系列编号对比
Digital Logic Circuit
门电路类型 通用系列/标准系列 高速系列 肖特基系列 低功耗肖特基系列
国内系列编号 CT54/74 CT54H/74H CT54S/74S CT54LS/74LS
国际系列编号 SN54/74 SN54H/74H SN54S/74S SN54LS/74LS
R4 100Ω T4
A
T1
Y
T5
74LS04 1 2 3 4 5 6 7
1A 1Y 2A 2Y 3A 3Y GND TTL 反相器电路 6 反相器 74LS04 的引脚排列图
①A=0时，T2、T5截止，T3、T4导通，Y=1。 ②A=1时，T2、T5导通，T3、T4截止，Y=0。
Y = A
TTL或非门
抗干扰能力
Digital Logic Circuit
•TTL门电路的输出高低电平 第6讲 门电路及 不是一个值，而是一个范围。 使用注意事项 同样，它的输入高低电平也 有一个范围，即它的输入信 号允许一定的容差，称为噪 声容限。噪声容限越大，抗 干扰能力越强。 •低电平噪声容限VNL： 保证输出高电平，允许叠加 在关门电平VOFF上的最大正 向干扰电压。 •高电平噪声容限VNH：
74LS00 的引脚排列图
74LS00内含4个2输入与非门， 74LS20内含2个4输入与非门。
TTL非门
+VCC
第6讲 门电路及 使用注意事项
VCC 4A 4Y 5A 5Y 6A 6Y 14 13 12 11 10 9 8
Digital Logic Circuit
R1 3kΩ
R2 750Ω T3 T2 R3 360Ω R5 3kΩ
Von反映门电路高电平抗干 扰能力，VOFF反映门电路低 电平抗干扰能力。
保证输出低电平，允许叠加 在 开门电平上的最大负向 干扰电压。
带负载能力
Digital Logic Circuit
第6讲 门电路及 使用注意事项
扇出系数N 扇出系数 o ：在保证驱动门输出电平 满足阈值要求的情况下，它所能驱动同 类门的数量上限，它反映了门的带负载 能力。一般No≥8。
B
1Y 1B 1A 2Y 2B 3A GND 74LS02 的引脚排列图
①A、B中只要有一个为1，即高电平，如A＝1，则iB1就会经过T1集电结流入T2 基极，使T2、T5饱和导通，输出为低电平，即Y＝0。 ②A＝B＝0时，iB1、i'B1均分别流入T1、T'1发射极，使T2、T'2、T5均截止，T3、 T4导通，输出为高电平，即Y＝1。
D1 D2 截止 截止 截止 导通 导通 截止 导通 导通
Y=A+B
5V 5V
3. 三极管非门电路（BJT非门） 三极管非门电路（ 非门） 非门
第6讲 门电路及 使用注意事项
Digital Logic Circuit
条件：BJT必须工作在开关状态 电路参数选择： u iL − U B ⋅ R2 + U B < 0.5V (截止条件) R1 + R2 u iH − 0.7 0.7 − U B U cc − > (饱和条件) R1 R2 βRc
第6讲 门电路及 使用注意事项
逻辑门电路：用以实现基本和常用逻辑运算的电 子电路。简称门电路。它是一种逻辑单元电路。 基本和常用门电路有与门、或门、非门（反相 器）、与非门、或非门、与或非门和异或门等。 逻辑0和1： 电子电路中用高、低电平来表示。 获得高、低电平的基本方法：利用半导体开关元件 的导通、截止（即开、关）两种工作状态。
Y=AB
0V 0V 0V 5V 5V 0V 5V 5V
2、二极管或门
5V
第6讲 门电路及 使用注意事项
A D1
A
0
Y R
B
0 1 0 1
Y
0 1 1 1
Digital Logic Circuit
0V
B D2
0 1 1
3kΩ
uA uB
0V 0V 5V 0V 5V 0V
uY
0V 4 .3 V 4 .3 V 4 .3 V
VCC 2A 2B NC 2C 2D 2Y
第6讲 门电路及 使用注意事项
14
13
12
11 10
9
8
14
13
12
11 10
9
8
Digital Logic Circuit
74LS00 2 3 4 5 6 7 1 2 3
74LS20 4 5 6 7
1
1A
1B 1Y
2A 2B 2Y GND
1A 1B NC 1C 1D 1Y GND 74LS20 的引脚排列图
vi
vo
AB段（截止区） UI<0.6V UO=UOH 段 截止区） DE段（饱和区）UI>1.5V UO=UOL 段 饱和区） 线性区： 线性区： BC段 0.6V<UI<1.3V UI 段 转折区： 转折区： CD段 1.3V<UI<1.5V UI 段 UO UO
从电压传输特性可以看出TTL与非门的几个特性参数： •输出逻辑高电平 oH和输出逻辑低电平 OL 输出逻辑高电平V 和输出逻辑低电平V 输出逻辑高电平 •开门电平 ON和关门电平VOFF 开门电平V 和关门电平 开门电平 •阈值电压 TH 阈值电压V 阈值电压
传输延迟特性
Digital Logic Circuit
平均传输延迟时间t 平均传输延迟时间 pd:
输出电压由高电平变 为低电平的传输延迟时 间称为导通传输延迟时 间，记做tPHL； 输出电压由低电平变为 高电平的传输延迟时间 称为截止传输延迟时间， 记做tPLH。
第6讲 门电路及 使用注意事项
•定义与非门的传输延迟时间为tPLH 和tPHL 的 算术平均值，记做tpd 。tpd 的典型值一般为 10~20ns。
第6讲
Digital Logic Circuit
第6讲 门电路及 使用注意事项
课时授课计划 课 程 内 容
第6讲 门电路及 使用注意事项
Digital Logic Circuit
内容：分立元件门电路 TTL集成逻辑门电路 CMOS传输门 门电路使用注意事项 目的与要求： 了解分立元件与门、或门、非门及与非门、或非门的工作原 理和逻辑功能。 了解TTL集成逻辑门电路的结构、工作原理和外部特性。 掌握OC门和TTL三态门的工作原理及有关的逻辑概念。 了解CMOS门的特点 。 掌握集成门电路的使用方法。 重点与难点： 重点： TTL集成逻辑门电路的外部特性。 OC门和TTL三态门的应用。 难点： TTL集成逻辑门电路的结构、工作原理和外部特性 OC门和TTL三态门的工作原理。
第6讲 门电路及 使用注意事项
Digital Logic Circuit
课堂讨论： 高阻态的含义； OC门和TTL三态门的应用。 现代教学方法与手段： 投影 PowerPoint 复习（提问）： 与、或、非及与非、或非逻辑的运算口诀、逻辑 符号。
门电路 Digital Logic Circuit
1、二极管与门
+VCC(+5V) R 3kΩ
第6讲 门电路及 使用注意事项
A
0 0 1 1
B
0 1 0 1
Y
0 0 0 1
Digital Logic Circuit
5V
D1 A D2 B
Y
0V
uA uB
uY
0.7V 0.7V 0.7V 5V
D1 D 2 导通 导通 导通 截止 截止 导通 截止 截止
全1出0
第6讲 门电路及 使用注意事项
第6讲 TTL与非门的主要外部特性
门电路及 使用注意事项
Digital Logic Circuit
电压传输特性 抗干扰能力 输入特性 输入负载特性 输出特性 带负载能力 传输延迟特性 功耗指标
电压传输特性
第6讲 门电路及 使用注意事项
工作区： 工作区：
Digital Logic Circuit
Digital Logic Circuit
第6讲 门电路及 使用注意事项
常用的TTL与非门集成芯片
第6讲 门电路及 使用注意事项
VCC 3A
3B 3Y 4A 4B 4Y
VCC 2A 2B NC 2C 2D 2Y
Digital Logic Circuit
14
13
12
11 10
9
8
14
13
12
11 10
9
8
74LS00 2 3 4 5 6 7 1 2 3
74LS20 4 5 6 7
1
1A
1B 1Y
2A 2B 2Y GND
1A 1B NC 1C 1D 1Y GND 74LS20 的引脚排列图
74LS00 的引脚排列图
74LS00内含4个2输入与非门 74LS20内含2个4输入与非门
VCC 3A
3B 3Y 4A 4B 4Y
第6讲 门电路及 3Y 3B使用注意事项 4A 3A 4Y 4B
13 12 11 10 9 8
A
Digital Logic Circuit
Y
T5 1 2 3
74LS02 4 5 6 7
第6讲 门电路及 使用注意事项
Digital Logic Circuit
逻辑功能分析
Digital Logic Circuit
当A,B,C同时为高电平 时，如果不考虑T2的 存在，则应有 Vb1=4.3v，因而T2和 T5的发射结必然同时 导通。此时，Vc2= Vce2+Vb5=0.3+0.7 =1v，因此，T3微导 通，T4截止，Vo= Vc5=0.3v，输出为低 电平（接灌电流负 载）。等效电路如图：
Y = A+ B
TTL与或非门
+VCC R1 R2 T3 T1 R'1 T '1 T '2 T2 R3 R5 T4 Y T5 1 2 3 74LS51 4 5 6 7 R4 VCC 14
第6讲 门电路及 使用注意事项
Digital Logic Circuit
VOH：电压传输特性曲线的截止区的输出 电压 VOL：电压传输特性曲线的饱和区的输出 电压 VON：保证输出为高，输入低电平的上限 值（图中查得约：2V） VOFF：保证输出为低，输入高电平的下限 值（图中查得约：0.8V） VTH:转折区中点对应的输入电压
CMOS反相器
第6讲 门电路及 使用注意事项
Digital Logic Circuit
设Tp 和TN的开启电压分别为VTP 和VTN , 同时令U DD > VTP + VTN，则： VGSP = U DD > VTP 当U i = U iL = 0时，有 ⇒ U o = U OH = U DD VGSN = 0 < VTN V = 0 < VTP 当U i = U iH = U DD时，有 GSP ⇒ U o = U OL = 0 VGSN = U DD > VTN
功耗指标
Digital Logic Circuit
空载功耗P: 空载功耗
第6讲 门电路及 使用注意事项
输出为低电平时的功耗称为空载导通功耗PON 输出为高电平时的功耗称为空载截止功耗POFF PON总是比POFF大，定义空载功耗P=(PON+POFF)/2， 一般P<50mW。 P<50mW
浪涌电流引起的动态功耗 门电路输出从一个状态向另一个状态切换时， 短时间内会出现尖峰电流（或浪涌电流）， 形成较大的动态功耗，此功耗随电路工作频 率增大而增大。
4. 组合门电路
第6讲 门电路及 使用注意事项
Байду номын сангаас
Digital Logic Circuit
与非门
Digital Logic Circuit
或非门
第6讲 门电路及 使用注意事项
5. TTL（Transistor-Transistor Logic）集成与非门 （ ） 第6讲 门电路及 使用注意事项 了解工作原理，掌握主要外部特性和参数。
演示
逻辑功能分析
设：输入信号A,B,C的高低电平 分别为VIH=3.6vVIL=0.3v，PN 结开启电压为0.7v A,B,C中只要有一个是低电平， 则T1必有一个发射结导通，并 将T1的基极电位钳在1v，该电 压作用于T1的集电结和T2,T5的 发射结上，显然不可能使T2和T5 导通。由于T2截止，电源Vcc通 过R2驱动T3和T4，使之工作在导 通状态，电路输出为高电平 （接拉电流负载）。等效电路 如图： 有0出1
工作原理
Digital Logic Circuit
第6讲 门电路及 使用注意事项
电路的输入级由多发射极晶体管T1实现逻辑 “与”的功能；中间级由T2的集电极和发射 极输出两个相位相反的信号分别控制T3和T5； 输出级中，T3,T4组成的复合管构成一个射 级跟随器作为T5的有源负载，使得不论输出 高电平还是低电平，电路的输出电阻都很 小，从而提高了电路的带负载能力。
国内外TTL电路系列编号对比
Digital Logic Circuit
门电路类型 通用系列/标准系列 高速系列 肖特基系列 低功耗肖特基系列
国内系列编号 CT54/74 CT54H/74H CT54S/74S CT54LS/74LS
国际系列编号 SN54/74 SN54H/74H SN54S/74S SN54LS/74LS
R4 100Ω T4
A
T1
Y
T5
74LS04 1 2 3 4 5 6 7
1A 1Y 2A 2Y 3A 3Y GND TTL 反相器电路 6 反相器 74LS04 的引脚排列图
①A=0时，T2、T5截止，T3、T4导通，Y=1。 ②A=1时，T2、T5导通，T3、T4截止，Y=0。
Y = A
TTL或非门
抗干扰能力
Digital Logic Circuit
•TTL门电路的输出高低电平 第6讲 门电路及 不是一个值，而是一个范围。 使用注意事项 同样，它的输入高低电平也 有一个范围，即它的输入信 号允许一定的容差，称为噪 声容限。噪声容限越大，抗 干扰能力越强。 •低电平噪声容限VNL： 保证输出高电平，允许叠加 在关门电平VOFF上的最大正 向干扰电压。 •高电平噪声容限VNH：
74LS00 的引脚排列图
74LS00内含4个2输入与非门， 74LS20内含2个4输入与非门。
TTL非门
+VCC
第6讲 门电路及 使用注意事项
VCC 4A 4Y 5A 5Y 6A 6Y 14 13 12 11 10 9 8
Digital Logic Circuit
R1 3kΩ
R2 750Ω T3 T2 R3 360Ω R5 3kΩ
Von反映门电路高电平抗干 扰能力，VOFF反映门电路低 电平抗干扰能力。
保证输出低电平，允许叠加 在 开门电平上的最大负向 干扰电压。
带负载能力
Digital Logic Circuit
第6讲 门电路及 使用注意事项
扇出系数N 扇出系数 o ：在保证驱动门输出电平 满足阈值要求的情况下，它所能驱动同 类门的数量上限，它反映了门的带负载 能力。一般No≥8。
B
1Y 1B 1A 2Y 2B 3A GND 74LS02 的引脚排列图
①A、B中只要有一个为1，即高电平，如A＝1，则iB1就会经过T1集电结流入T2 基极，使T2、T5饱和导通，输出为低电平，即Y＝0。 ②A＝B＝0时，iB1、i'B1均分别流入T1、T'1发射极，使T2、T'2、T5均截止，T3、 T4导通，输出为高电平，即Y＝1。
D1 D2 截止 截止 截止 导通 导通 截止 导通 导通
Y=A+B
5V 5V
3. 三极管非门电路（BJT非门） 三极管非门电路（ 非门） 非门
第6讲 门电路及 使用注意事项
Digital Logic Circuit
条件：BJT必须工作在开关状态 电路参数选择： u iL − U B ⋅ R2 + U B < 0.5V (截止条件) R1 + R2 u iH − 0.7 0.7 − U B U cc − > (饱和条件) R1 R2 βRc
第6讲 门电路及 使用注意事项
逻辑门电路：用以实现基本和常用逻辑运算的电 子电路。简称门电路。它是一种逻辑单元电路。 基本和常用门电路有与门、或门、非门（反相 器）、与非门、或非门、与或非门和异或门等。 逻辑0和1： 电子电路中用高、低电平来表示。 获得高、低电平的基本方法：利用半导体开关元件 的导通、截止（即开、关）两种工作状态。
Y=AB
0V 0V 0V 5V 5V 0V 5V 5V
2、二极管或门
5V
第6讲 门电路及 使用注意事项
A D1
A
0
Y R
B
0 1 0 1
Y
0 1 1 1
Digital Logic Circuit
0V
B D2
0 1 1
3kΩ
uA uB
0V 0V 5V 0V 5V 0V
uY
0V 4 .3 V 4 .3 V 4 .3 V
VCC 2A 2B NC 2C 2D 2Y
第6讲 门电路及 使用注意事项
14
13
12
11 10
9
8
14
13
12
11 10
9
8
Digital Logic Circuit
74LS00 2 3 4 5 6 7 1 2 3
74LS20 4 5 6 7
1
1A
1B 1Y
2A 2B 2Y GND
1A 1B NC 1C 1D 1Y GND 74LS20 的引脚排列图
vi
vo
AB段（截止区） UI<0.6V UO=UOH 段 截止区） DE段（饱和区）UI>1.5V UO=UOL 段 饱和区） 线性区： 线性区： BC段 0.6V<UI<1.3V UI 段 转折区： 转折区： CD段 1.3V<UI<1.5V UI 段 UO UO
从电压传输特性可以看出TTL与非门的几个特性参数： •输出逻辑高电平 oH和输出逻辑低电平 OL 输出逻辑高电平V 和输出逻辑低电平V 输出逻辑高电平 •开门电平 ON和关门电平VOFF 开门电平V 和关门电平 开门电平 •阈值电压 TH 阈值电压V 阈值电压
传输延迟特性
Digital Logic Circuit
平均传输延迟时间t 平均传输延迟时间 pd:
输出电压由高电平变 为低电平的传输延迟时 间称为导通传输延迟时 间，记做tPHL； 输出电压由低电平变为 高电平的传输延迟时间 称为截止传输延迟时间， 记做tPLH。
第6讲 门电路及 使用注意事项
•定义与非门的传输延迟时间为tPLH 和tPHL 的 算术平均值，记做tpd 。tpd 的典型值一般为 10~20ns。
第6讲
Digital Logic Circuit
第6讲 门电路及 使用注意事项
课时授课计划 课 程 内 容
第6讲 门电路及 使用注意事项
Digital Logic Circuit
内容：分立元件门电路 TTL集成逻辑门电路 CMOS传输门 门电路使用注意事项 目的与要求： 了解分立元件与门、或门、非门及与非门、或非门的工作原 理和逻辑功能。 了解TTL集成逻辑门电路的结构、工作原理和外部特性。 掌握OC门和TTL三态门的工作原理及有关的逻辑概念。 了解CMOS门的特点 。 掌握集成门电路的使用方法。 重点与难点： 重点： TTL集成逻辑门电路的外部特性。 OC门和TTL三态门的应用。 难点： TTL集成逻辑门电路的结构、工作原理和外部特性 OC门和TTL三态门的工作原理。
第6讲 门电路及 使用注意事项
Digital Logic Circuit
课堂讨论： 高阻态的含义； OC门和TTL三态门的应用。 现代教学方法与手段： 投影 PowerPoint 复习（提问）： 与、或、非及与非、或非逻辑的运算口诀、逻辑 符号。
门电路 Digital Logic Circuit
1、二极管与门
+VCC(+5V) R 3kΩ
第6讲 门电路及 使用注意事项
A
0 0 1 1
B
0 1 0 1
Y
0 0 0 1
Digital Logic Circuit
5V
D1 A D2 B
Y
0V
uA uB
uY
0.7V 0.7V 0.7V 5V
D1 D 2 导通 导通 导通 截止 截止 导通 截止 截止
全1出0
第6讲 门电路及 使用注意事项
第6讲 TTL与非门的主要外部特性
门电路及 使用注意事项
Digital Logic Circuit
电压传输特性 抗干扰能力 输入特性 输入负载特性 输出特性 带负载能力 传输延迟特性 功耗指标
电压传输特性
第6讲 门电路及 使用注意事项
工作区： 工作区：
Digital Logic Circuit
Digital Logic Circuit
第6讲 门电路及 使用注意事项
常用的TTL与非门集成芯片
第6讲 门电路及 使用注意事项
VCC 3A
3B 3Y 4A 4B 4Y
VCC 2A 2B NC 2C 2D 2Y
Digital Logic Circuit
14
13
12
11 10
9
8
14
13
12
11 10
9
8
74LS00 2 3 4 5 6 7 1 2 3
74LS20 4 5 6 7
1
1A
1B 1Y
2A 2B 2Y GND
1A 1B NC 1C 1D 1Y GND 74LS20 的引脚排列图
74LS00 的引脚排列图
74LS00内含4个2输入与非门 74LS20内含2个4输入与非门
VCC 3A
3B 3Y 4A 4B 4Y