BK2433 PCB Layout 指南-文档资料
合集下载
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
(注:上图IC为BK2433MB封装)
2021/4/21
5
Crystal Placement & Layout Rule(2)
不
好 在Dongle的PCB中,可能由于结构的限制,
的
Crystal可能需放在与IC和RF元件不同的层
设
面,这时应该注意, Crystal应该尽量远离
计
RF Trace,为的是使得RF Trace的底层有
相邻层而的PCB走 线时,就尽可能避 免平行且重叠走线, 如有平行走线的, 应相互错开,不能 重叠。
11
RF元件底部应该有完整的铺地。
GND铺地与焊盘的连接方式应为实铜,不能为 十字铜。
RF Trace与铺地的间隔应符合50传输特性阻抗 的间距要求。
所有RF部分对地电容的GND端应就近打上 GND Via.
BK2433的衬底和其他有空间的地方,要均匀 的打上Via。
GND铺地应以天线的焊盘边沿齐平。
2021/4/21
4
Crystal Placement & Layout Rule(1)
在结构没有影响的情况下,Crystal 与IC尽量放在同一层面,走线尽量 在同一层面,且越短越好 。
尽量保证Crystal背面铺地的完整性。 Crystal及其外接电容周围有空间的
地方都要打上对地的Via。
如左图所示,VDDPA从IC引脚引出 以后,推荐先经过电容C10,再经 L2电感到L1,并确保走线最短。
如左图从IC的RFN和RFP引脚引出 来到中间串联的电感L1的走线越对 称越好。
RF 路径两边应该有铺地与其他线 路分隔,并打上Via。
RF 元件(从IC的VDDPA,RFN, RFP引脚及其外围元件直到天线) 和走线的底层必须有完整的铺地, 不能有其他任何走线从它们的底下 穿过。
完整的铺地保护,也避免时钟信号与RF信
号产生串扰。左边两个图已经列出两个
Crystal摆放在不同位置的对比,从实际
PCB试做出来后的RF调试结果来看,好的
设计的PCBA的RF性能是明显优于不好的
设计的PCBA的。
(注:为了方便观察Crystal位置的不同之 处,好的设计的图片被有意的删除了RF 元 件层面的铺地,而实际的PCB文件上这个 铺地是有的。)
上图ic为bk2433mb封装crystalplacementlayoutrule2在dongle的pcb中可能由于结构的限制crystal可能需放在与ic和rf元件不同的层面这时应该注意crystal应该尽量远离rftrace为的是使得rftrace的底层有完整的铺地保护也避免时钟信号与rf信号产生串扰
2021/4/21
1
RF Component Placement & Trace Layout Rule(1)
1、在结构没有影响的情况下,所有RF部分的元件要尽量摆放在同一层面。 2、元件应依照原理图上的元件顺序摆放紧凑,保证RF Trace在同一条线
上,并且RF Trace长度越短越好。 3、如上图所示的VDDPA,元件摆放时应尽量保证VDDPA走线从IC引脚出
来后,先过C20,C19,再到L1,且走线路径越短越好。 4、PCB天线应摆放在PCB边缘朝前的方向,且要尽量远离结构上的金属
体(如镙丝,电池,按键等)。
2021/4/21
2
RF Component Placement & Trace Layout Rule(2)
RF Trace必须在同一路径,中间不能 出现岔路,并且如有拐角,转折处需 用孤线过度。
2021/4/21
7
Power Placement及Layout Rule(2)
外部供进的VDD,建议应先 经过去耦电容,再进入IC的 内部。
去耦电容和旁路电容,元件 摆放应尽量靠近IC引脚。
VDD Trace主体部分线宽建 议至少/21
8
Polygon Rule(1)
2021/4/21
9
Polygon Rule(2)
以上图为例,整个PCB文件走线应尽可能在一面都完成走线,保证另一面铺地完整性,且另一 面的铺地需尽量维持电源的负极地到RF的地的完整性。
2021/4/21
10
Miscellaneous
2021/4/21
PCB走线就尽可能 采用一面水平走线 而另一面垂直走线。
2021/4/21好的设计
6
Power Placement及Layout Rule(1)
如上图所示的BK2433的VDD3V,VDD18P,VDD18D引脚外围的去耦电 容和旁路电容,PCB Layout时元件摆放应尽量靠近IC引脚。从外部供进 来的VDD,应尽量先经过去耦电容,再进入IC内部。
RF Trace必须按50Ω传输特性阻抗的 线宽进行走线,并且走线路径越短越
好。(以板厚1mm,铜厚1Oz为例, 走线宽度要23mil,铺地间距要 6mil)。
正确的走线方式(注:上
图的BK2433为Dice封装)
特性阻抗的计算方法
(图中的板厚,线宽
和铺地间距的单位为
mm)
2021/4/21
3
RF Component Placement & Trace Layout Rule(3)
BK2433 PCB Layout 指南
本文档以BK2433为例,介绍2.4G RF PCB Layout 需要遵循的一般规则,文档主要按以下几个部分阐述。
1、RF Component Placement & Trace Layout Rule 2、Crystal Placement & Layout Rule 3、Power Placement & Layout Rule 4、Polygon Rule 5、Miscellaneous