Altera-QuartusII 中的PLL锁相环配置简述

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

Altera-QuartusII(64-bit)(11.0)中的PLL锁相环配置简述
1.Tools ->MegaWizard Plug-In Manager,如下图所示:
2.在MegWizard Plug-In Manager对话框中选择,Create a new custom megafunction variation,
然后选择next,如下图所示:
3.接着,按如下图所示进行选择相关选项:
4.此时会出现一个新的对话框,然后在新的对话框中进行如下设置:
5.接下来在Input/Lock选项页做如下设置:
6.接下来就是几个Next,相当于在第一个选项卡Parameter Settings的剩余设置全部跳过,
进入到PLL Reconfiguration也是点击Next跳过,进入到Output Clocks选项卡中进行如下设置:
7.根据需要的时钟输出个数,分别确定需要的clk的参数,设置好过后点击Next,到EDA
选项卡,点击Next到最后一个Summary选项卡,进行如下设置:
8.在新建的工程中调用它的方法与模块例化一样,亦即例化PLL模块。

说明:在工程文件
中添加以上生成的文件中的一个即可,那个文件是:pll_Pro.v,例化好了过后进行编译,通过编译过后在Project Navigator可以看到如图所示效果,说明PLL模块的配置与调用成功。

相关文档
最新文档