2022年湖南师范大学树达学院计算机科学与技术专业《计算机系统结构》科目期末试卷B(有答案)
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
2022年湖南师范大学树达学院计算机科学与技术专业《计算机系统结
构》科目期末试卷B(有答案)
一、选择题
1、在多用户机器上,应用程序员不能使用的指令是()
A.“执行”指令
B.“访管”指令
C.“启动IO”指令
D“测试与置定”指令
2、IBM360/91属于()
A.向量流水机
B.标量流水机
C.阵列流水机
D.并行流水机
3、"一次重叠"中消除"指令相关"最好的方法是( )。
A.不准修改指令
B.设相关专用通路
C.推后分析下条指令
D.推后执行下条指令
4、以下说法中,不正确的是,软硬件功能是等效的,提高硬件功能的比例会:( )
A.提高解题速度
B.提高硬件利用率
C.提高硬件成本
D.减少所需要的存贮器用量
5、全相联地址映象是指()。
A.任何虚页都可装入主存中任何实页的位置
B.一个虚页只装进固定的主存实页位置
C.组之间是固定的,而组内任何虚页可以装入任何实页位置
D.组间可任意装入,组内是固定装入
6、与流水线最大吞吐率高低有关的是( )
A.各个子过程的时间
B.最快子过程的时间
C.最慢子过程的时间
D.最后子过程的时间
7、()属于MIMD系统结构。
A.各处理单元同时受同一个控制单元的管理
B.各处理单元同时接受同一个控制单元送来的指令
C.松耦合多处理机和多计算机
D.阵列处理机
8、对系统程序员不透明的应当是()
A.CACHE 存储器
B.系列机各档不同的数据通路宽度
C.指令缓冲寄存器
D.虚拟存储器
9、利用时间重叠概念实现并行处理的是( )。
A.流水处理机
B.多处理机
C.并行(阵列)处理机
D.相联处理机
10、非线性流水线是指( )
A.一次运算中使用流水线中的多个功能段
B.一次运算中要多次使用流水线中的某些功能段
C.流水线中某些功能段在各次运算中的作用不同
D.流水线的各个功能段在各种运算中有不同的组合
11、“启动I/O”指令是主要的输入输出指令,是属于()。
A.目态指令
B.管态指令
C.目态、管态都能用的指令
D.编译程序只能用的指令
12、在尾数下溢处理方法中,平均误差最大的是()
A.截断法
B.舍入法
C.恒置"1"法
D.ROM查表法
13、在计算机系统设计中,比较好的方法是( )
A.从上向下设计
B.从下向上设计
C.从两头向中间设计
D.从中间开始向上、向下设计
14、直接执行微指令的是( )
A.汇编程序
B.编译程序
C.硬件
D.微指令程序
15、程序员编写程序时使用的地址是( )。
A.有效地址
B.逻辑地址
C.辅存实地址
D.主存地址
二、填空题
16、基准网络的开关控制方式为________采用________法实现单元控制。
17、多功能流水线各功能段同时只能按某一种功能联接的称为________流水线。
18、多体存储器属________而存储层次属________
19、向量指令可分为________和________
20、存储器速度可以用________、________、频宽来描述。
21、Cache写不命中时,只写入主存储器,并不将该字所在块由主存调入Cache。
称此分配法为________分配法。
22、开发并行性是为了并行处理,并行性又包括有________和________二重含义。
23、并行性概念包含________性和________性。
24、计算任何一个程序的执行时间的公式可表示为P=I•CPI•T,其中I是________ CPU是________T是一个周期的时间长度。
25、指令系统是软件设计人员与硬件设计人员之间的一个主要________,也是他们之间互
相沟通的一座桥梁。
在计算机系统的设计过程中,________的设计是非常关键的,它必须
由软件设计人员和硬件设计人员共同来完成。
三、判断题
26、合并网络提供了一组新的指令,其中一条称为Fetch-and-Add指令,叫做取与加指令。
()
27、超长指令字()VLIW)结构是将水平型微码和超标量处理两者相结合。
()
28、重叠寄存器窗口技术是RISC最关键的技术。
()
29、主存空间数相关是相间隔的两条指令之间出现对主存同一单元要求先写而后读的关联。
()
30、系统是否设浮点运算指令,对计算机系统结构是透明的。
()
31、监听协议用来保持 Cache一致性的两种策略分别是写无效(Write-Invalidate)策略
和写更新(Write-Update)策略。
()
32、超标量功能流水线能完成执行多种指令的功能。
()
33、Cache组相联映象的块冲突概率比直接映象的高。
()
34、经常用的基本单元功能,宜于用软件实现,以降低实现费用。
()
35、对标量数据来说,并行主存系统的实际频宽采用多体单字方式的要比采用单体单字方式组成的高。
()
四、名词解释
36、兼容机:
37、仿真:
38、对称网络:
39、换名技术:
40、向量长度临界值:
41、全相联映象:
五、简答题
42、说明IBM SP2的体系结构特点。
43、减少流水线分支延迟的静态方法有哪些?
44、区别不同指令集结构的主要因素是什么?根据这个主要因素可将指令集结构分为哪3类?
45、简述CISC指令集结构功能设计的主要目标。
从当前的计算机技术观点来看,CISC 指令集结构的计算机有什么缺点?
46、通常有哪几种指令格式,请简述其适用范围。
六综合题
47、假设有一条长流水线,仅仅对条件转移指令使用分支目标缓冲。
假设分支预测错误的开销为4个时钟周期,缓冲不命中的开销为3个时钟周期。
假设:命中率为90%,预测精度为90%,分支频率为15%,没有分支的基本CPI为1。
(1)求程序执行的CPI。
(2)相对于采用固定的2个时钟周期延迟的分支处理,哪种方法程序执行速度更快?48、假设对指令Cache的访问占全部访问的75%;而对数据Cache的访问占全部访问的25%。
Cache的命中时间为1个时钟周期,失效开销为50 个时钟周期,在混合Cache中一次load或store操作访问Cache的命中时间都要增加一个时钟周期,32KB
的指令Cache的失效率为0.39%,32KB的数据Cache的失效率为4.82%,64KB的混合Cache的失效率为1.35%。
又假设采用写直达策略,且有一个写缓冲器,并且忽略写缓冲器引起的等待。
试问指令Cache和数据Cache容量均为32KB的分离Cache和容量为64KB的混合Cache相比,哪种Cache的失效率更低?两种情况下平均访存时间各是多少?
49、动态多功能流水线由6个功能段组成,如下图:
其中,S1、S4、S5、S6组成乘法流水线,S1、S2、S3、S6组成加法流水线,各个功能段时间均为50ns ,假设该流水线的输出结果可以直接返回输入端,而且设置有足够的缓冲寄存器,若以最快的方式用该流水计算:
∑=51i i i i z y x (1)
画出时空图; (2)
计算实际的吞吐率、加速比和效率。
乘法 加法
50、有一条静态多功能流水线由5段组成,加法用1、3、4、5段,乘法用1、2、5段,第3段的时间为2△t ,其余各段的时间均为△t ,而且流水线的输出可以直接返回输入端或
暂存于相应的流水寄存器中。
现要在该流水线上计算 ,画出其时空图,并计算其
吞吐率、加速比和效率。
乘法
加法
)(4
1
i
i i
B A +∏=
参考答案
一、选择题
1、【答案】C
2、【答案】B
3、【答案】A
4、【答案】B
5、【答案】A
6、【答案】C
7、【答案】C
8、【答案】D
9、【答案】A
10、【答案】B
11、【答案】B
12、【答案】A
13、【答案】D
14、【答案】C
15、【答案】B
二、填空题
16、【答案】单元控制方式终端标记
17、【答案】静态
18、【答案】系统、体系
19、【答案】基于寄存器-寄存器的向量指令基于存储器-存储器的向量指令
20、【答案】访问时间存储周期
21、【答案】不按写
22、【答案】同时性并发性
23、【答案】并发、同时
24、【答案】程序的指令条数每条指令执行的平均周期数
25、【答案】分界面指令系统
三、判断题
26、【答案】对
27、【答案】对
28、【答案】错
29、【答案】错
30、【答案】错
31、【答案】对
32、【答案】对
33、【答案】错
34、【答案】错
35、【答案】对
四、名词解释
36、答:由不同公司厂家生产的具有相同系统结构的计算机。
37、答:用一台现有计算机(称为宿主机)上的微程序去解释实现另一台计算机(称为目标机)的指令系统。
38、答:从任意结点来看,网络的结构都是相同的。
39、答:名相关的两条指令之间并没有数据的传送,只是使用了相同的名。
可以把其中一条指令所使用的名换成别的,以此来消除名相关。
40、答:向量流水方式的处理速度优于标量串行方式的处理速度时所需的向量长度的最小值。
41、答:主存中的任一块可以被放置到Cache中任意一个地方。
五、简答题
42、答:SP2机群是异步的MIMD,具有分布式存储器系统结构。
它的每个结点都是一台RS/6000工作站,带有自己的存储器和本地磁盘。
结点中采用的处理器是一台6流出的超标量处理机,每个时钟周期可以执行6条指令。
SP2的结点数可以从2个到512个不等,每个结点配有一套完整的AIX操作系统(IBM 的UNIX),结点间的互连网络接口是松散耦合的,通过结点本身的I/O微通道(MCC)接到网络上。
SP2的结点都有1个指令Cache,1个数据Cache,1个分支指令和转移控制部件,2个整数部件和2个浮点部件,但它们在存储器容量、数据宽度和I/O总线插槽个数上有所不同。
系统采用标准的工作站部件,仅在标准技术不能满足性能要求时才使用专用软件和硬件。
SP2的I/O系统基本上是围绕着HPS建立的,并可以用一个LAN网关同SP2系统外的其他计算机连接。
SP2中设置了一个专门的系统控制台用以管理整个系统,系统管理人员可以通过这个系统控制台从单一地点对整个系统进行管理。
43、答:(1)预测分支失败:沿失败的分支继续处理指令,就好象什么都没发生似的。
当确定分支是失败时,说明预测正确,流水线正常流动;当确定分支是成功时,流水线就
把在分支指令之后取出的指令转化为空操作,并按分支目标地址重新取指令执行。
(2)预测分支成功:当流水线ID段检测到分支指令后,一旦计算出了分支目标地址,就开始从该目标地址取指令执行。
(3)延迟分支:主要思想是从逻辑上“延长”分支指令的执行时间。
把延迟分支看成是
由原来的分支指令和若干个延迟槽构成。
不管分支是否成功,都要按顺序执行延迟槽中的
指令。
3种方法的共同特点:它们对分支的处理方法在程序的执行过程中始终是不变的。
它们要
么总是预测分支成功,要么总是预测分支失败。
44、答:区别不同指令集结构的主要因素是CPU中用来存储操作数的存储单元。
据此可
将指令系统结构分为堆栈结构、累加器结构和通用寄存器结构。
45、答:主要目标是增强指令功能,把越来越多的功能交由硬件来实现,并且指令的数量也是越来越多。
缺点:
(1) CISC结构的指令集中,各种指令的使用频率相差悬殊。
(2) CISC结构指令的复杂性带来了计算机体系结构的复杂性,这不仅增加了研制时间和成本,而且还容易造成设计错误。
(3) CISC结构指令集的复杂性给VLSI设计增加了很大负担,不利于单片集成。
(4) CISC结构的指令集中,许多复杂指令需要很复杂的操作,因而运行速度慢。
(5) 在CISC结构的指令集中,由于各条指令的功能不均衡性,不利于采用先进的计算机体系结构技术(如流水技术)来提高系统的性能。
46、答:
(1)变长编码格式。
如果系统结构设计者感兴趣的是程序的目标代码大小,而不是性能,就可以采用变长编码格式。
(2)固定长度编码格式。
如果感兴趣的是性能,而不是程序的目标代码大小,则可以选
择固定长度编码格式。
(3)混合型编码格式。
需要兼顾降低目标代码长度和降低译码复杂度时,可以采用混合
型编码格式。
六综合题
47、解:(1)程序执行的CPI = 没有分支的基本CPI(1) + 分支带来的额外开销
分支带来的额外开销是指在分支指令中,缓冲命中但预测错误带来的开销与缓冲没有命中
带来的开销之和。
分支带来的额外开销= 15% * (90%命中×10%预测错误×4 + 10%没命中×3)= 0.099
所以,程序执行的CPI = 1 + 0.099 = 1.099
(2)采用固定的2 个时钟周期延迟的分支处理CPI = 1 + 15%×2 = 1.3
由(1)(2)可知分支目标缓冲方法执行速度快。
48、解:(1)根据题意,约75%的访存为取指令。
因此,分离Cache的总体失效率为:(75%×0.15%)+(25%×3.77%)=1.055%;
容量为128KB的混合Cache的失效率略低一些,只有0.95%。
(2)平均访存时间公式可以分为指令访问和数据访问两部分:
平均访存时间=指令所占的百分比×(读命中时间+读失效率×失效开销)+
数据所占的百分比×(数据命中时间+数据失效率×失效开销)
所以,两种结构的平均访存时间分别为:
分离Cache的平均访存时间=75%×(1+0.15%×50)+25%×(1+3.77%×50)=(75%×1.075)+(25%×2.885)=1.5275
混合Cache的平均访存时间=75%×(1+0.95%×50)+25%×(1+1+0.95%×
50)
=(75%×1.475)+(25%×2.475)=1.725
因此,尽管分离Cache的实际失效率比混合Cache的高,但其平均访存时间反而较低。
分离Cache提供了两个端口,消除了结构相关。
49、解:机器一共要做10次乘法,4次加法。
50、解:首先,应选择适合于流水线工作的算法。
对于本题,应先计算A1+B1、A2+B2、A3+B3和A4+B4;再计算(A1+B1) ×(A2+B2)和(A3+B3) ×(A4+B4);然后求总的结果。
其次,画出完成该计算的时空图,如图所示,图中阴影部分表示该段在工作。
由图可见,它在18个△t 时间中,给出了7个结果。
所以吞吐率为:
t
TP ∆=
817
如果不用流水线,由于一次求积需3△t ,一次求和需5△t ,则产生上述7个结果共需(4×5+3×3)△t =29△t 。
所以加速比为:
该流水线的效率可由阴影区的面积和5个段总时空区的面积的比值求得:
时间
段
输 入
A 1
B 1 A 2 B 2 A 3 B 3 A 4 B 4
A B C
D
A ×
B
C ×D
61.18192=∆∆=
t
t
S 22
3.018
53
354=⨯⨯+⨯=
E。