AD76816高速数模转换器(中文)

AD768 16-Bit 高速数模转换器特性刷新率：30 MSPS分辨率：16-Bit线性度: 1/2 LSB DNL @ 14 Bits1 LSB INL @ 14 Bits最快建立时间:满量程25 ns ,精度0.025%SFDR @ 1 MHz 输出: 86 dBcTHD @ 1 MHz 输出: 71 dBc低干扰脉冲: 35 pV-s功率消耗: 465 mW片上基准源：2.5 V边沿触发锁存器乘法参考能力应用任意波形发生器通信波形重建矢量图形显示产品描述AD768是16-Bit高速数模转换器（DAC）提供优良的交流和直流性能。

AD768是ADI公司的先进双极CMOS制造（abcmos）处理，结合双极晶体管的速度，激光微调薄膜电阻的精度和有效CMOS逻辑。

一个分段电流源架构与专有开关技术相结合，以减少毛刺能量来获得最大化的动态精度。

边沿触发输入锁存器和一个温度补偿的带隙基准源已集成，提供一个完整的单片DAC解决方案。

AD768是电流输出DAC标称满量程输出电流20mA和一个1K 的输出阻抗。

差分电流输出提供支持单端或差分应用。

电流输出可以绑接输出电阻提供电压输出，或连接到高速放大器的求和点提供一个缓冲电压输出。

同时，差分输出可以连接到变压器或差分放大器。

片上基准源和控制放大器配置为最大的准确性和灵活性。

AD768可以通过芯片上的基准源或由一个外部基准电压基于一个外部电阻的选择驱动。

外部电容器允许用户优化变换参考带宽和噪声性能。

AD768采用±5 V电源运行，典型的消耗功率465毫瓦。

该芯片采用28引脚SOIC封装,规定工作在工业温度范围。

产品亮点1、低干扰和快速建立时间提供杰出的波形重建或数字动态性能合成的要求，包括通信。

2、AD768优良的直流精度使得它适合高速A/D转换应用。

3、温度补偿，包括片上2.5 V带隙基准。

4、允许的参考同一个外部电阻器使用电流输入。

外部基准也可以使用。

5、AD768电流输出可单独使用或差分，无论是负载电阻，外部运算放大器求和点或变压器。

6、适当选择一个外部电阻和补偿电容允许用户优化AD768的参考标准和目标带宽应用。

AD768技术参数(TMIN to TMAX , VDD = +5.0 V, VEE = –5.0 V, LADCOM, REFCOM,DCOM = 0 V, IREFIN = 5 mA,CLOCK = 10 MHz, unless otherwise noted)说明：1、IOUTA 测量，为虚拟接地。

2、标称FS 输出电流是4倍的IREFIN 电流，当IREFIN=5mA 时，FS 电流是20mA3、输出电流定义为用于IREFIN 和任何外部负载的总电流。

4、参考带宽是一个外部限制NR /引脚的函数。

参考补偿章节的详细数据表。

5、排除内部基准源漂移。

6、包含内部基准源漂移。

7、测量无缓冲的输出电压范围(1 V)和FS IOUTB 50 负载电流。

规格变更,恕不另行通知。

绝对最大额定参数**强调高于列出“绝对最大额定值”之上可能会造成永久性损坏器件。

这是一个强调评级只有和功能操作的器件在这些或任何其他条件高于表示在操作该规范的部分不是暗示。

长时间暴露在绝对最大额定值可能影响器件可靠性。

订购指南晶片测试范围1 (T A = +258C, V DD = +5.0 V, V EE = –5.0 V, I REFIN = 5 mA, 除非另有说明)说明：1、电气测试执行限制显示晶片探针。

由于不同的装配方法和正常的成品率损失,成品率为标准产品包装后不能保证切为骰子。

2、限制推测的单个比特错误的测试。

3、固死锁存器控制。

当锁存器控制和时钟衬垫高时边缘触发锁存成为电平触发。

4、固死衬底连接到VEE。

芯片管脚描述技术参数定义要增加负载电流时，基准源输出应连接DAC 转换功能功能描述AD768是电流输出型DAC 标称满刻度电流20 mA 和1K Ω输出阻抗。

差分输出提供支持单端或差分应用。

DAC 架构结合分段电流源馈给高端四大比特(MSBs)和1K Ω组成R-2R 梯状电阻较低的12位(LSB )。

DAC 电流源馈给激光修整薄膜电阻实现优秀直流线性。

利用专有开关技术减少短脉冲干扰和实现最大化动态精度。

数字接口提供了CMOS 兼容的边沿触发输入锁存，该接口容易连接CMOS 逻辑和支持时钟频率高达40MSPS 。

芯片上集成温度补偿2.5 V 带隙基准驱动AD768使用一个外部电阻输入基准源电流。

原理框图如图1所示，是一个简单的表示内部电路来帮助理解AD768的操作。

DAC 转换函数描述,随后详细描述每个关键电路部分。

典型电路配置指示在AD768应用章节。

AD768可用于电流输出模式,输出连接到虚地,或采用电压输出模式输出连接一个外部电阻负载。

电流输出模式，IOUT = (DAC CODE/65536)×(IREFIN × 4) 电压输出模式， VOUT = IOUT ×RLOAD //RLAD 注释：DAC CODE 是DAC 的十进制表示的输入代码;是一个在0到65535之间的整数。

IREFIN 是电流应用于IREFIN 管脚用，电流大小取决于VREF / RREF 。

代替IOUT 和 IREFIN ，VOUT = –VREF ×(DAC CODE/65536) ×4×[(RLOADiRLAD)/RREF] 以上方程澄清AD768传递函数的重要方面;满刻度DAC 的电流输出与输入电流成正比。

电压输出函数是(RLOAD//RLAD)/RREF 的比值,允许取消电阻漂移，这一特点是通过选择匹配电阻特性来获得。

基准源输入IREFIN 脚对REFCOM 脚是一个低阻抗的电流输入节点。

这个输入电流设置DAC 电流源的大小,满刻度输出电流是加至IREFIN 脚电流的四倍。

标称的输入电流5 mA,标称满刻度输出电流是20 mA 。

芯片上2.5 V 基准源与外部500Ω电阻器从REFOUT 脚连接到IREFIN 脚能产生5mA 的基准输入电流。

如果需要,可以使用各种各样的外部基准电压，原则是基于选择一个适当的电阻器。

然而,要维持稳定的参考放大器,在IREFIN 脚连接的外部阻抗必须保持小于1K Ω。

图2 等效的基准源输入电路 IREFIN 电流可以从1mA 到7mA 不同输入，随后将导致DAC 按比例变化的满刻度电压。

由于不同IREFIN 输入电流DAC内的操作电流也不同,功耗也是如此。

图3说明了这种关系。

图3 功耗对比IREFIN 电流注意，AD768的最佳操作输入电流是增益错误。

对50 输出终端,由此产生的增益误差大约-5%。

该配置的一个示例是无缓冲的电压输出。

数字输入AD768数字输入由16个数据输入插脚和一个时钟引脚组成16位并行数据输入遵循标准的正二进制编码，DB15是最高位(MSB)和DB0是最低有效位(LSB)。

当所有数据位为逻辑1时，IOUTA产生满刻度输出电流。

IOUTB是互补输出，当所有数据位为逻辑0时输出满刻度。

满刻度电流分离在两个输出之间作为输入代码的函数。

数字接口实现使用一个边沿触发主从锁存。

DAC输出跟随时钟上升沿刷新,芯片可支持时钟频率高达40MSPS。

时钟可以在任何占空系数下操作，但要符合规定的最小锁存脉冲宽度。

设置和保存时间也可以是不同的时钟周期内但要满足Array指定的最低极限, 虽然定位这些过渡的边缘可能会影响数字直通。

数字输入阈值设置为CMOS兼容逻辑大约为正电源图11 等效的数字输入电路数字输入信号到DAC模拟输出应该尽可能隔离。

到DAC输入互连的距离应保持尽量短。

如果数字线太长终端电阻可以提高性能。

减少数字引线,输入就减少了毛刺干扰和振荡，也可以减少边AD768-典型性能曲线缘的速度来进一步改善性能。

AD768 输出配置的应用接下来这章节是说明AD768的一些典型输出配置。

虽然大多数配置在所有情况下IOUTA IOUTB输出都能互换。

除非另有说明,这是假定IREFIN和满刻度电流设置为标称值。

图 21 0V 到 -1V 无缓冲电压输出在应用中,需要指定的直流精度,适当的电阻的选择是必需的。

电阻器除了绝对公差,电阻器还会自动发热导致意想不到的误差。

为了达到最佳的INL,推荐采用缓冲电压输出如图23所示。

在这个配置中,RFB 电阻的自动发热可能导致增益变化,产生一个弓形INL 曲线。

但这种效应可以通过选择最小化低温系数电阻器来改善。

无缓冲的电压输出配置图21显示了AD768的配置提供一个单极输出范围约为 0 V 到-1V 。

标称满刻度的20 mA 电流流经50 ΩRL 电阻器和DAC 输出电阻(来自R-2R 阶梯)1K Ω 并联,合计为47.6 Ω。

这会产生理想的满刻度电压-0.952 V 对LADCOM 。

此外,DAC 输出电阻1KW 的公差为±20%，获得了满刻度增益±1%的变化。

对于这个线性的增益误差变化结果,可以很容易地通过调整IREFIN 来补偿。

在这个配置中,重要的是要注意合规的输出的限制。

最大的负电压合规是-1.2 V,禁止使用100 Ω的负载产生0V-2V 的输出振幅。

一个额外的考虑是这是一个积分非线性模式操作。

当电压输出节点变化时,有限的输出阻抗使DAC 电流转向开关产生小的变化输出电流随输出电压同样产生变化,产生一个弓形的INL(大于8 LSB S)。

要达到最优INL 性能,建议使用缓冲电压输出模式。

INL 也有点依赖未使用的(IOUTB)输出端，在模拟输出章节中有所描述。

为了消除这种影响,IOUTB 端应该和IOUTA 一样的阻抗,因此这两个输出对地是同样的电阻分压器。

这将保持电流在LADCOM 的常数,最小化任何相关代码相关的IR 滴落在DAC 的阶梯内可能产生额外的非线性。

AC-耦合输出如图22所示AD768配置的输出提供了一个双相输出信号而无需使用求和放大器。

交流负载阻抗和AD768输出阻抗 并联组成DAC输出，即RL 和偏压电阻RB 并联。

额定输出振幅图22中给出的值是±0.5 V ，假设条件RB > > RL 。

电路的增益是阻抗RLAD 、RB和RL 给定的公差函数。

选择RB 和C 值的大小主要取决于需要3 dB 高通截止频率和偏置电流,连接RB 的后级电流IB 。

3 dB 频率特性的近似方程为,f –3 dB = 1/[2×π× (R B + R L //R LAD )×C].输出的直流偏移量是后级偏置电流和RB 电阻值de 一个函数。

例如,如果C = 390 pF,RB = 20K Ω,和IB = 1.0 μA,-3 dB 的频率大约是20.4 kHz 和直流偏移量将20 mV 。