基于时钟的24小时计时器的设计

《数字与逻辑电路基础》课程设计——24小时计时器的设计

姓名：

学号：

学院：

任课教师：

目录 ....................................................................................... 错误！未定义书签。引言. (3)

摘要 (3)

74LS390介绍 (3)

DCD-HEX数码管介绍 (4)

一、设计思路 (4)

二、设计框图 (5)

三、各个计时芯片的输出状态表 (5)

1.秒针低位输出状态表 ................................................. 错误！未定义书签。

2.秒针高位输出状态表 (6)

3.分针低位输出状态表 (6)

4.分针高位输出状态表 (6)

5.时针低位输出状态表（高位为0、1时） (7)

6.时针低位输出状态表（高位为2时） (7)

7.时针高位输出状态表 (7)

四、反馈置数设计分析 (8)

五、进位信号的输入端分析与选择 (8)

六、电路图绘制 (9)

七、用M ULTISIM仿真并进行截图 (9)

八、对仿真结果分析 (9)

引言

现在的日常生活都离不开时间，有些时候就需要进行时间的计时，比如奥运会的比赛需要计时，汽车动力性能技术指标的测试也需要计时，上到卫星火箭，下到潜艇游轮，甚至做个课堂练习也要计时，生活中无时不刻都在都离不开计时器的应用。因此，精准计时器的设计与生产变得尤为重要。所以，本次设计将基于Multisim软件进行计时器的设计与仿真。

摘要

24时计时器将采用6个74LS390芯片对各个计时位进行输出,6个七段数码管进行译码以及显示，采用反馈置数的方式进行各个位的计时进行清零（该芯片清零方式为异步清零）；根据设计框图分析先列出输出状态表，然后根据输出状态表结果进行电路的绘制；然后根据电路的绘制结果，在Multisim软件上进行电路设计与连接，最后进行计时器仿真截，图并且对仿真结果进行分析。

74LS390介绍

74LS390双2-5-10进制的异步计数器且为下降沿触发，从CPA输入计数脉冲，由QA输出产生2分频信号：CPB输入计数脉冲，由QD 输出可产生5分频信号。若在器件外部将QA于CPB相连，计数脉冲从CPA输入，即成为8421BCD码十进制计数器；若将QD与CPA相连，计数脉冲从CPB输入，便可成为5421BCD码十进制计数器，输出顺

序是QAQDQCQB。并且置数方式为异步置数高电平有效。

DCD-HEX数码管介绍

DCD-HEX数码管将译码与显示功能合一，从左到右四个引脚为8421BCD码的高位到低位，用来显示0到9。

一．设计思路

1.由秒时钟信号发生器、计时电路和反馈置数电路构成电路。

2.秒针计数可由发生器提供1Hz方波。

3.计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；且各个74LS390之间进行级连得方式然后采用DCD-HEX数码管显示。

4.按照秒分时顺序依次提供计数脉冲，即满60秒后的分进位信号与满60分后的时进位信号进行电路的连接。

5.按照电路图用Multisim进行仿真设计，并且进行计时器的仿真并且截图。

二．设计框图

计时数字钟电路框图

三．列出各个计时芯片的输出状态表1.秒针低位输出状态表

2.秒针高位输出状态表

3.分针低位输出状态表

4.分针高位输出状态表

5.时针低位输出（高位为0或1时）状态表

6.时针低位输出（高位为2时）状态表

7.时针高位输出状态表

四．反馈置数设计分析（模60与模24的设计）

1. 秒针的高位输出为0~5，则选择的置数信号为2QB·2QC=1，即将2QB与2QC输出端相与作为2CLR的输入端。

2. 分针的高位输出为0~5，则选择的置数信号为4QB·4QC=1，即将4QB与4QC输出端相与作为4CLR的输入端。

3. 时针的低位输出0~9时，进行自置数；时针的低位输出为0~3时，则选择的置数信号为6QB·5QC=1（此时已经达到23时），即将6QB 与5QC输出端相与作为5CLR的输入端。

4.时针的高位输出为0~2，则选择的置数信号为6QB·5QC=1，即输出为24时的暂态作为6CLR的置数输入端。

五．进位信号的输入端分析与选择（满60秒后的分进位信号与满60分后的时进位信号）注：触发器触发方式为下降沿触发1.秒针高位的输入脉冲为1QD,当低位计满10秒后产生一个下降沿作为秒针高位脉冲输入。

2.分针低位的输入脉冲为2QC,当秒针位计满60秒后产生一个下降沿作为分针低位脉冲输入。

3.分针高位的输入脉冲为3QD,当低位计满10分后产生一个下降沿作为分针高位脉冲输入。

4.时针低位的输入脉冲为4QC,当低位计满60分后产生一个下降沿作为时针低位脉冲输入。

5.时针高位的输入脉冲为5QC,当低位计满10小时后产生一个下降沿作为时针高位脉冲输入。

六．电路图绘制如下

七．用Multisim仿真并进行截图

注：为了更好的了解该仿真结果显示，秒针输入频率进行了加倍；实际应用中应该输入1Hz。

八．对仿真结果分析

秒针高低位与分针高低位如预期按照00~59进行计时，时针按照00~23进行计时；且计满60秒后向分针进一，当计满60分后，向时针进一，当计满24小时后所有计时器归零，完成24小时计时。