基于FPGA和MAX295的正弦信号发生器

合集下载

基于fpga的dds正弦信号发生器的设计和实现

基于FPGA的DDS正弦信号发生器的设计和实现引言在电子领域中，正弦信号是一种重要的基础信号，被广泛应用于通信、音频、视频等各个领域。

而DDS（Direct Digital Synthesis）直接数字合成技术则是一种通过数字方式生成高精度、高稳定性的正弦波信号的方法。

本文将详细介绍基于FPGA的DDS正弦信号发生器的设计和实现。

设计目标本次设计旨在实现一个可配置频率范围广泛且精度高的DDS正弦信号发生器。

具体设计目标如下： 1. 实现频率范围可调节，覆盖从几Hz到数十MHz； 2. 提供高精度的频率控制，满足特定应用场景对频率稳定性和相位精度的要求； 3. 支持模数转换器（DAC）输出，并能够通过外部接口控制输出幅值； 4. 使用FPGA作为主要硬件平台，以满足高速计算和灵活配置需求。

系统架构基于FPGA的DDS正弦信号发生器主要由以下几个部分组成： 1. 数字控制模块（Digital Control Module）：负责接收外部输入的频率、相位和幅值等参数，并将其转换为对DDS核心模块的控制信号； 2. DDS核心模块（DDS Core Module）：根据接收到的控制信号，通过数学运算生成正弦波形的离散采样值； 3. 数字模拟转换模块（Digital-to-Analog Converter, DAC）：将DDS核心模块输出的数字采样值转换为模拟电压信号； 4. 输出放大器（Amplifier）：用于放大DAC输出的电压信号，并通过外部接口提供可调节幅值的正弦波输出。

DDS核心模块设计DDS核心模块是整个系统中最关键的部分，它负责根据输入参数生成正弦波的离散采样值。

下面是DDS核心模块设计中需要考虑的几个关键要素：相位累加器相位累加器是DDS核心模块中最基础且重要的组件之一。

它根据输入的频率和时钟信号，在每个时钟周期内累加相位增量，从而实现相位连续变化。

相位累加器可以使用一个定点数或浮点数寄存器来表示，并通过固定步长进行相位递增。

基于FPGA的正弦波PWM信号发生器的设计

将上述所得时钟信号作为 N 进制计数器的计数时钟，每经 N 个脉冲计数器完成一次计数循环。这里 N 即为计算占空比的满度值，所以 ROM 中存储的数据应为小于 N 的且按正弦规律变化的占空比计算值。然后将时钟信号对其 N 分频后为 ROM 的地址，即保证每经 N 个脉冲取一次占空比的值，这样就得到了 ROM 表中的占空比数据和计数器的计数值。将这两个值进行比较，即可得到相应的脉冲波。当 ROM 中取得的数据变化时，相应的占空比也就发生变化。当 ROM 中数据完成一次循环后，即产生了一串周期相等而高电平宽度按正弦规
图 3 输出恒定频率的 PWM 波原理 Fig． 3 Principle of PWM wave output with constant
frequency
基于上述插空法，在产生高低不同的信号时，输出的 PWM 波频率恒定，大大降低了后级滤波电路的复杂
度。若信号比较弱，可以在滤波电路后加一级放大电路。
Design of Sine-Wave PWM Signal Generator Based on FPGA
YAO Hong-qiang， CHEN Rong-rong
( School of Internet of Things of Engineering，Jiangnan University，Wuxi 214122，China)
288
江南大学学报 ( 自然科学版)
第 11 卷
律变化的脉冲波。这些脉冲波经过低通滤波后即对应正弦信号的一个周期波形。
ROM_data 中的数据是在 FPGA 芯片内部调用 ROM 的 IP 核。将一个周期的正弦函数进行 M 点的离散，可根据实际情况选取 M 的大小，然后计算出离散后的正弦数据所对应的占空比的值，并将计算后所得的数据按顺序存储到 FPGA 的 ROM 中。对于一定频率的时钟信号，如果 M 值较大，则输出信号的频率较低，反之输出信号频率较高，同时精度也会降低。设计中，可根据需要选取 5 个ROM_Data 数据块之一。实验中，对于一定时钟信号频率 f， M = 64和 M = 128 时产生的 PWM 波的频率为 f1 ，f2 ( f1 = 2f2 ) ，为了降低滤波电路的复杂度，使用插空方法让 FPGA 输出频率恒定的 PWM 波。假定输出频率恒为 f1 的 PWM 波，图 3 是工作原理示意图。

基于FPGA IP CORE的正弦信号发生器

基于FPGA IP CORE的正弦信号发生器【摘要】针对传统基于FPGA设计直接数字式频率合成器的方法存在的代码量大且使用较多的FPGA逻辑资源的不足，本文使用了一种基于Xilinx FPGA IP Core的DDS设计方法。

直接调用已经封装好的DDS Core，无需编写DDS程序代码，只需熟悉core的接口定义和操作方法。

实际应用表明，该方法能够大大提高设计效率且使用较少的FPGA资源，输出信号具有失真度低、稳定度好、分辨率高等优点。

【关键词】DDS；现场可编程门阵列；直接数字频率合成；The Design of Sine Signal Generating Device Based on FPGA IP CoreSHEN Yong（Department of mechanical and Electronic，Heze University）【Abstract】To aim at the defect of the traditional methods of Direct Digital Frequency Synthesis based on Xilinx FPGA，which require more program codes and occupy more FPGA resources. A new design method of DDS based on Xilinx FPGA IP CORE is introduced，it directly applies the encapsulated DDS core，and have no requirement of writing DDS program codes but being familiar with the interface definitions and operations of the core. The practical applications show that this method can greatly improve the design efficiency with less FPGA resources and can realizes programmable control of the frequency and phase of output wave，meanwhile，the signal has a low distortion，good reliability and high resolution.【Key words】Xilinx；FPGA；DDS；IP Core0 引言由于芯片设计的复杂性和产品面市时间对于保证终端市场的成功率至关重要，设计师不断寻求缩短设计周期的方法，以及更有效的设计方式。

基于FPGA的信号发生器

基于FPGA的信号发生器摘要本次设计课题为应用VHDL语言及MAX+PLUS II软件提供的原理图输入设计功能，结合电子线路的设计加以完成一个可应用于数字系统开发或实验时做输入脉冲信号或基准脉冲信号用的信号发生器，它具结构紧凑，性能稳定，设计结构灵活，方便进行多功能组合的特点，经济实用，成本低廉。

具有产生三种基本波形脉冲信号（正弦波、矩形波和三角波），以及三次（及三次以下）谐波与基波的线性组合脉冲波形输出，且单脉冲输出脉宽及连续脉冲输出频率可调，范围从100HZ到1kHZ,步进为100HZ；幅度可调，从0到5伏，步进为0.1V。

关键词：信号发生器， FPGA，EDA，VHDL语言。

AbstractThe design project for the application VHDL language and MAX + PLUS II software provides the principle diagram input function design, combined with the design of the electronic circuit to complete a can be applied to digital system development or experiment do input pulse signal or reference pulse signal with signal generator, it has compact structure, stable performance, design structure agile, facilitate multi-function combination of characteristics, economic and practical, the cost is low. Ability to produce three basic wave pulse signal (sine wave, rectangular wave and triangular wave), and three times (and three times the following) harmonic and base wave linear combination of the pulse waveform output, and the single pulse output pulse width and continuous pulse output frequency adjustable, ranging from 100 hz to 1 KHZ, step by step for 100 hz; Amplitude can be adjusted from 0 to 5 V, step by step to 0.1 V. Key words：Signal generator, FPGA, EDA, VHDL language.1 前言随着我国的经济日益增长，社会对电子产品的需求量也就越来越大，目前，我国的电子产品市场正在迅速的壮大，市场前景广阔。

FPGA实现正弦发生器实验报告

实验七 FPGA实现正弦发生器
一、实验目的
1、掌握QutartusII软件的使用方法。

2、掌握VerilogHDL的程序语言。

3、使用原理图输入文件设计程序的顶层实体，查表法实现正弦波发生器。

学习signal tap调试程序的方法。

4、实现三角波和锯齿波。

二、验所用仪表及主要器材
PC机一台，QuartusII软件，FPGA开发板。

三、实验原理简述
基于原理图的模块化设计方法
顶层设计如下：
根据原理图管脚分配
主时钟：50M晶振提
复位及8个灯的电路
四、实验结果记录（如数据、表格、曲线、计算等）
正弦波：
三角波：
锯齿波：
五、实验遇到的问题及解决办法（余留问题、体会等）
这次是第一次用这个软件设计原理图，所以刚开始很陌生，也不知道怎样生成原理图符号，通过和同学交流对设计顶层原理图有了一个大概的了解，然后自己再一步一步慢慢做，由于自己的粗心在选元器件时发生了错误，定义引脚时没有找到合适的引脚，通过检查发现了错误，磕磕绊绊的最终也完成了实验，再一次让我知道了做实验一定要细心。

六、主要源代码
12分频
module test(test12,clk);
output test12;
input clk;
reg test12;
reg[2:0]cnt;
always@(posedge clk)
begin if(cnt==3'b101)
begin test12<=~test12;cnt<=0;end
else
begin cnt<=cnt+1;end
end
endmodule。

基于FPGA的正弦信号发生器

基于FPGA的正弦信号发生器设计摘要：本设计结合了EDA技术和直接数字频率合成（DDS）技术。

EDA技术是现代电子设计技术的核心，是以电子系统设计为应用方向的电子产品自动化的设计技术。

DDS技术则是最为先进的频率合成技术，具有频率分辨率高、频率切换速度快、相位连续、输出相位噪声低等诸多优点。

本文在对现有DDS技术的大量文献调研的基础上，提出了符合FPGA结构的正弦信号发生器设计方案并利用MAXPLUSⅡ软件进行了设计实现。

文中介绍了EDA技术相关知识，同时阐述了DDS技术的工作原理、电路结构，及设计的思路和实现方法。

经过仿真测试，设计达到了技术要求。

关键词：现场可编程门阵列（FPGA）；直接数字频率合成（DDS）；正弦波信号发生器The design of sine signal generating devicebased on FPGAAbstract：The design that combines EDA technology and Direct Digital Synthesis (DDS) technology. EDA technology is the design of modern electronic technology at the core, electronic system design direction for the application of electronic design automation products technology. DDS technology is the most advanced frequency synthesizer technology with the high-frequency resolution and frequency switching speed, continuous phase, low phase noise output many advantages.Based on the technology of existing DDS study of the extensive literature on the basis of FPGA with the structure of the sinusoidal signal generator design and the use of FPGA II software located Total realized. The paper introduced the EDA technology-related knowledge, and elaborated on the DDS technology principle, circuit structure, and design ideas and methods. After simulation tests designed to achieve the technical requirements.Keywords：FPGA；DDS；sine signal generating device第1章绪论1.1 引言直接数字频率合成(Digital Direct Frequency Synthesis)是一种比较新颖的频率合成方法。

基于FPGA的正弦信号发生器

摘要系统设计以ALTERA公司CycloneIII FPGA开发板为硬件平台，以DDS技术为设计核心，运用SOPC和NIOS软核技术而总体设计实现。

系统DDS模块实现1KHZ-10MHZ正弦信号输出，频率步进包含10HZ-1MHZ的10为数量级的所有步进，可以实现任一频率调节，1KHZ频率误差优于10-4；完成了调幅、调频、二进制ASK和二进制PSK 调制的输出功能，并很好地满足了相应模块的指标，拥有很高的精确度和稳定度；实现了键盘、数码管、LED和串口的控制和显示，人机界面友好且易于操作，具有很好的使用价值。

关键词：DDS 信号调制 DAC FPGA NIOS目录摘要 (1)目录 (2)1．实验任务及要求 (3)1.1 实验任务 (3)1.2 实验要求 (3)1.2.1 基本要求 (3)1.2.2 发挥部分 (3)2. 设计方案选择 (4)2.1 方案比较 (4)2.2 系统设计方案 (4)3. 分模块设计与实现 (5)3.1 硬件部分实现 (5)3.2 DDS的设计实现 (6)3.3 AM的设计实现 (7)3.4 FM的设计实现 (7)3.5 2ASK的设计实现 (8)3.6 2PSK的设计实现 (9)3.7 Quartus硬件设计 (10)3.8 NIOS软核控制 (11)3.9 人机界面设计 (11)4. 调试效果图 (12)5. 问题及解决方案 (14)6. 组员分工........................................ 错误！未定义书签。

7. 总结与感想...................................... 错误！未定义书签。

参考文献.. (14)附录 (16)1．实验任务及要求1.1 实验任务设计一个可输出正弦波，频率可调的简易信号发生器。

1.2 实验要求1.2.1 基本要求1、正弦波输出频率范围：1KHz～10MHz；2、具有频率设置功能，频率步进为100Hz；3、输出信号稳定度:优于10-4；4、输出电压幅度：在负载电阻50Ω上的电压峰-峰值Vopp≥1V；5、失真度：用示波器观察时无明显失真；6、独立焊接、调试DAC904电路1.2.2 发挥部分在完成基本要求任务的基础上，增加如下功能：1、增加输出电压幅度：在频率范围内负载电阻上正弦信号输出电压的峰-峰值Vopp=6V±1V；2、产生模拟幅度调制（AM）信号：在1MHz—10MHz范围内调制度ma可在10%～100%之间程控调节，步进量10%，正弦调制信号频率为1kHz，调制信号自行产生；3、产生模拟频率调制（FM）信号：在100kHz—10MHz频率范围内产生10kHz最大频偏，且最大频偏可分为5kHz/10kHz二级程控调节，正弦调制信号频率为1kHz，调制信号自行产生；4、产生二进制PSK、ASK信号：在100kHz固定频率载波进行二进制键控,二进制基带序列码速率固定为10kbps,二进制基带序列信号自行产生；5、良好人机界面：具有键盘控制频率（步进可调）和波形输出、LCD/串口/数码管显示频率和输出波形类型功能。

基于某FPGA地三相正弦波发生器

短学期课程设计报告设计名称: 电子技术课程设计设计题目：基于FPGA的三相正弦波发生器院（系）：信息学院计算机科学与技术系年级：2014级指导教师：张辉波西南交通大学2016年7月目录一、绪论 (4)1.1 设计目的 (4)1.2 设计要求 (4)二、方案设计 (4)2.1 概论设计 (4)2.2 各子系统模块 (5)2.3 使用器件说明 (5)三、详细设计 (6)3.1设计原理 (6)3.2正弦波设计 (6)3.3三相波叠加 (7)3.4分频设计 (8)3.5引脚锁定 (9)四、测试及使用说明 (10)4.1测试步骤 (10)4.2实验结果 (11)五、结论 (13)六、实习总结 (13)附件： (16)1.电路原理图 (16)2.PCB版图 (16)3.Verilog代码 (17)一、绪论1.1设计目的三相交流电是三个频率相同的交流电的组合，相位彼此相差120度，主要应用于需要大电力的场合并且三相交流电的频率可调。

在此基础上研究关于三相正弦波的研究。

基于FPGA的三相正弦波发生器，在CycloneⅡ系列EP2C8T144C8上实现正弦波信号的产生，利用单片机PICl8F4550控制波形的频率及相位差。

同时单片机通过DAC0832控制波形数据转换DAC参考电压实现在波形幅度的控制，D／A输出的波形经过放大后输出。

输出的三相正弦波有利于观察。

1.2设计要求关于此次三相正弦波的设计有两种任务要求，基本要求为输出的电压在0-5V之间可调。

输出的信号频率为50Hz。

正弦失真度在+/- 5%之间。

而提高要求为输出三相方波，并且三相波要可调频可调相。

本组要完成的任务是简化版，故任务要求是输出频率为50Hz的三相正弦波即可。

二、方案设计2.1概论设计首先先完成单相正弦波的代码，实现单相正弦波波形的输出，然后绘制电路图，此时的电路图是不能调频调相的。

然后进行分频操作，将两个add1地址叠加，然后输出的三个ROM里读出数据即为存入的正弦波序列。

基于FPGA和MAX295的正弦信号发生器_王睿庭

第22卷第8期2006年8月甘肃科技Gansu Science and T echnolo gyVol.22 N o.8A ug. 2006基于FPGA 和MAX 295的正弦信号发生器王睿庭1,马胜前1,金桂梅2(1.西北师范大学物理与电子工程学院,甘肃兰州730070;2.日照职业技术学院机电系山东日照276826)摘要:本文介绍了利用FPGA 和MAX295设计正弦信号发生器的原理及电路组成,与传统的正弦信号发生器相比,此种方法具有简单实用、可程控的特点。

关键词:FPGA,M AX295;信号发生器中图分类号:TN 927.2在教学和科研中,广泛使用各种正弦信号发生器。

目前,国内使用的大多是模拟振荡式结构,输出的正弦波不能和计算机连接实现程控。

因而,利用FPGA 技术开发可程控的正弦信号发生器是有必要的。

FPGA 是现场可编程门阵列(Field Prog ram -m able Gate Ar ray )的简称[1]。

FPGA 器件及其开发系统是开发大规模数字集成电路的新技术。

大规模可编程逻辑器件FPGA 是当今应用最广泛的可编程专用集成电路(ASIC),利用它可设计出所需的专用集成电路,从而大大缩短了产品上市时间,降低了开发成本。

此外,FPGA 还具有静态可重复编程和动态在系统重构的特性,使得硬件的功能可以像软件一样通过编程来修改。

因此,FPGA 技术的应用前景非常广阔。

本文就利用FPGA 和MA X295设计了一个可程控的正弦信号发生器。

1 MAX 295芯片介绍MAX295芯片是M axim 公司生产的八阶巴特沃思型开关电容低通滤波器[2]。

它的3dB 截止频率可以从0.1H z 到50KH z,时钟对3dB 截止频率的比为50:1,因此时钟最大可到2.5M H z 。

图1是它的引脚排列情况。

其中V+)))正电源输入端。

V-)))负电源输入端。

GND )))模拟地。

CLK )))时钟输入端。

基于FPGA的信号发生器设计

基于FPGA的函数信号发生器设计摘要在信号发生器的设计中,传统的用分立元件或通用数字电路元件设计电子线路的方法设计周期长,花费大,可移植性差。

本设计是利用EDA技术设计的电路,该信号发生器可以输出四种信号，分别是正玄波、方波、三角波、锯齿波，可以通过外部的按键选择波形并调节波形的幅度、相位和频率。

侧重叙述了用FPGA来完成直接数字频率合成器(DDS)的设计,通过调用四个ROM 里面的数据来实现，这里需要一个加法器和一个累加器来产生 ROM 的地址。

通过不断让地址累加，从而不断地从 ROM 中读取波形数据，然后将数据送往 DACTLC5615的驱动模块中，这样最终便输出模拟的波形，最后通过示波器演示仿真结果。

与传统的频率合成方法相比，DDS合成信号具有频率切换时间短、频率分辨率高、相位变化连续等诸多优点。

使用FPGA器件的高性能、高集成度相结合，可以克服传统DDS 设计中的不足，从而设计开发出性能优良的DDS系统。

关键词：FPGA；函数信号发生器；DDS；DAC；The design of function generator based on FPGAAbstractIn the signal generator design , the traditional method of using discrete long design cycle components or general purpose digital circuit component design of electronic circuits , expensive, poor portability . This design is the use of EDA technology designed circuit , the signal generator can output four signals , which are sine wave, square wave , triangle wave , sawtooth wave, you can select and adjust the waveform amplitude, phase and frequency of the waveform by an external button.Emphasis describes the use of FPGA to complete direct digital frequency synthesizer (DDS) design , by calling four ROM inside the data to achieve here need an adder and an accumulator to generate ROM address. By constantly make address accumulate, thereby continuously reads the waveform data from the ROM , and then the data is sent to DACTLC5615 drive module , so that the final output will be analog waveforms, and finally through the oscilloscope display simulation results.Compared with the conventional method of frequency synthesis , DDS frequency synthesized signal having a short switching time , high frequency resolution, and many other advantages of continuous phase change . FPGA devices using high-performance, highly integrated combination of design can overcome the shortcomings of traditional DDS , which designed and developed the excellent performance of the DDS system .Keywords: FPGA; function signal generator; DDS; DAC;目录第一章绪言 (1)1.1 课题背景 (1)1.2 课题研究的目的和意义 (1)1.3 国内外的研究状况 (2)1.3.1波形发生器的发展状况 (2)1.3.2 国内外波形发生器产品比较 (3)1.3.3 本课题在国内外的研究现状 (3)第二章信号发生器的方案设计 (4)2.1硬件组成部分 (4)2.1.1 FPGA实验板 (4)2.2外围电路 (6)2.2.1TLC5615芯片 (6)2.2.2 TLC5615工作原理 (8)2.3 RC低通滤波电路 (9)第三章直接数字合成技术（DDS） (11)3.1 直接数字合成技术（DDS） (11)3.2 DDS 的基本原理 (11)3.3 DDS 的性能分析 (12)3.3.1 DDS理想抽样频谱 (12)3.4 DDS 杂散频谱分析 (13)3.4.1相位截断对输出信号频谱的影响 (13)3.4.2 D/A 非理想特性及参考时钟相位噪声对输出信号频谱的影响 (13)3.5基于DDS的信号函数发生器 (14)3.5.1 整体框图及其说明 (14)3.5.2 按键消抖模块 (14)3.5.3 按键编码 (16)3.5.4 DDS 信号发生器 (18)3.5.5 RTL电路图 (20)第四章实验分析 (21)4.1 实验过程 (21)4.1.1 程序调试 (21)4.2 实验结果 (23)4.3 实验总结 (24)致谢 (24)参考文献 (25)第一章绪言1.1 课题背景在一些电子设备的电路板故障检测仪中，往往需要频率、幅度都能由计算机自动调节的信号源。

基于FPGA的DDS正弦波信号发生器设计【开题报告】

开题报告电气工程及其自动化基于FPGA的DDS正弦波信号发生器设计一、课题研究意义及现状这些年来随着我国对超大规模集成电路的重视，也发表了许多关于DDS技术的论文，逐步走上了发展的道路，但是在这之中主要是利用DDS技术去实现功能的改进和对性能指标的提高，几乎是没有关于DDS芯片的设计和研发，因此我国在DDS的研究上与国际水平还是有很大的差距。

近几年来我国芯片产业的快速发展，对DDS的研究已经有了突破性的进展从而推动数字信号处理器的飞速发展，使微处理器具有先进的数字信号处理技术，能实现多种功能，对正弦波发生器而言，随着DDS技术的诞生，使波形发生器技术得到进一步的飞跃。

相对与其他频率合成技术，DDS技术产生的正弦波具有全数字化、输出频率精度高、波形失真小、频率稳定度高、分辨率高、输出相位连续可调、控制灵活方便、可产生宽带正交信号及其他多种调制信号以及等特点。

本次研究课题是基于FPGA的DDS正弦波发生器设计，现在FPGA的主流发展趋势就是在FPGA中嵌入可编程的低功耗、高速收发器，具有嵌入式高速收发器的FPGA为数据传输提供了可行的单芯片解决方案，能够快速地解决协议和速率的变化问题，以及为了提高性能和为产品增加新功能时所做的设计修改所需的重新编程问题。

本课题采用FPGA设计实现DDS电路的可行性和可靠性，也更为灵活，可以根据不同的需要对控制方式和接口进行相应的修改，要想使DDS电路产生正弦波形，只要对FPGA中ROM表的数据进行修改。

另外FPGA设计还具有相对较宽的带宽、频率转换时间较短、相位连续变化、频率分辨率高等优点。

同时FPGA芯片还可以对体统进行现场修改和调试，性能也使用要求，所以将DDS设计嵌入到FPGA片所构成的系统中，将使系统具有很高的性价比。

本次研究主要利用的是Quartus Ⅱ软件进行DDS正弦波信号发生器功能的实现进行编译，仿真，培养了自己的动手能力把理论和实际结合起来。

二、课题研究的主要内容和预期目标1．主要内容本次课题的主要内容就是采用DDS技术设计一个正弦波发生器，主控要求用FPGA实现。

基于FPGA的正弦信号发生器的设计

基于FPGA的正弦信号发生器的设计作者：汪桂霞来源：《价值工程》2014年第03期摘要：本文基于FPGA设计了一个正弦信号发生器，采用直接数字频率合成（DDS）技术，实现了信号发生器的频率、相位可以控制。

并对系统进行了Modelsin功能仿真，仿真结果证实此次设计有较好的可靠性，且产生的波形最高频率可以达到1.25M，频率稳定度在1%以内。

Abstract： This paper describes the design of a sinusoidal signal generator based on FPGA，with direct digital frequency synthesis （DDS） technology， the frequency， the phase signal generator can control. And the system of the Modelsin function simulation， simulation results show that this design has good reliability， high frequency and waveform generation can reach 1.25M，frequency stability within 1%.关键词：直接数字频率合成（DDS）；FPGA；正弦波信号发生器Key words： Direct Digital frequency Synthesis （DDS）；FPGA；sine wave signal generator中图分类号：TP346 文献标识码：A 文章编号：1006-4311（2014）03-0200-020 引言信号发生器作为一种为电子测试和计量工作电信号的设备，它和示波器、电压表、频率计等仪器一样，是最普通、最基本，也是应用最广泛的电子仪器之一，几乎所有的电参量的测量都要用到信号发生器。

基于FPGA的正弦波信号发生器的设计

基于FPGA的正弦波信号发生器的设计题目名称：基于FPGA的正弦信号发生器班级：姓名：学号：日期：2012/07/06基于FPGA的正弦信号发生器设计1.1 引言直接数字频率合成(Digital Direct Frequency Synthesis)是一种比较新颖的频率合成方法。

这个理论早在20世纪70年代就被提出，它的基本原理就是利用采样定理，通过查表法产生波形。

1.2 方案比较与确定设计要求：利用EDA技术，建立正弦信号DDS 产生模型，编写源程序，达到频率输出范围1KHz-10MHz、频率步进100Hz、频率稳定度优于104-、带50Ω负载输出电压峰峰值大于1V等要求，完成硬件实现与测试。

【方案一】采用分立元件模拟直接合成法。

这种方法转换速度快，频率分辨率高，但其转换量程靠手动来实现，不仅体积大难以集成，而且可靠性和准确度很难进一步提高。

【方案二】采用MAX038芯片来产生正弦波信号。

该集成块的输出波形种类多，频率覆盖范围广。

它采用的是RC充放电振荡结构。

第一，由于模拟器件元件分散性太大，外接的电阻、电容对参数的影响很大，因而产生的频率稳定度差，只能达到4--。

第二，它的频率控制是通过充31010-放电流的大小来实现。

因而要达到步进100HZ，所需的电流变化量非常小，精度要求很高。

所以采用MAX038芯片难以实现设计要求。

【方案三】采用锁相环合成方法。

采用该方案设计输出信号的频率可达到超高频甚至微波段，且输出信号频谱纯度较高。

由于锁相环技术是一个不间断的负反馈控制过程，所以该系统输出的正弦信号频率可以维持在一个稳定状态，频率稳定度高。

但由于它是采取闭环控制的，系统的输出频率改变后，重新达到稳定的时间也比较长。

所以锁相环频率合成器要想同时得到较高的频率分辨率和转换率非常困难，频率转换一般要几毫秒的时间[1]，同时频率间隔也不可能做得很小。

【方案四】采用直接数字合成器（DDS），可用硬件或软件实现。

基于FPGA的正弦波信号发生器的设计说明书

题目名称：基于FPGA的正弦信号发生器班级：姓名：学号：日期： 2012/07/06基于FPGA 的正弦信号发生器设计1.1 引言直接数字频率合成(Digital Direct Frequency Synthesis)是一种比较新颖的频率合成方法。

这个理论早在20世纪70年代就被提出，它的基本原理就是利用采样定理，通过查表法产生波形。

1.2 方案比较与确定设计要求：利用EDA 技术，建立正弦信号DDS 产生模型，编写源程序，达到频率输出范围1KHz-10MHz 、频率步进100Hz 、频率稳定度优于104-、带50Ω负载输出电压峰峰值大于1V 等要求，完成硬件实现与测试。

【方案一】采用分立元件模拟直接合成法。

这种方法转换速度快，频率分辨率高，但其转换量程靠手动来实现，不仅体积大难以集成，而且可靠性和准确度很难进一步提高。

【方案二】采用MAX038芯片来产生正弦波信号。

该集成块的输出波形种类多，频率覆盖范围广。

它采用的是RC 充放电振荡结构。

第一，由于模拟器件元件分散性太大，外接的电阻、电容对参数的影响很大，因而产生的频率稳定度差，只能达到431010---。

第二，它的频率控制是通过充放电流的大小来实现。

因而要达到步进100HZ ，所需的电流变化量非常小，精度要求很高。

所以采用MAX038芯片难以实现设计要求。

【方案三】采用锁相环合成方法。

采用该方案设计输出信号的频率可达到超高频甚至微波段，且输出信号频谱纯度较高。

由于锁相环技术是一个不间断的负反馈控制过程，所以该系统输出的正弦信号频率可以维持在一个稳定状态，频率稳定度高。

但由于它是采取闭环控制的，系统的输出频率改变后，重新达到稳定的时间也比较长。

所以锁相环频率合成器要想同时得到较高的频率分辨率和转换率非常困难，频率转换一般要几毫秒的时间[1]，同时频率间隔也不可能做得很小。

【方案四】采用直接数字合成器（DDS ），可用硬件或软件实现。

即用累加器按频率要求对相应的相位增量进行累加，再以累加相位值作为地址码，取存放于ROM 中的波形数据，经D/A 转换，滤波即得到所需波形。

基于FPGA的正弦信号函数发生器设计

《数字电路课程设计》实验报告题目：基于FPGA的正弦信号函数发生器设计班级：学号：姓名：完成时间：实验地点：摘要利用FPGA产生特定输出波形是工程中的常用应用。

也是学生学习FPGA编程和使用通常都要学习的内容。

本次实验将通过实践学习使用FPGA产生正弦波信号输出。

并学习使用chipscope软件进行测试。

该报告将记录我的实验过程，并得出一些结论。

目录第一章实验任务与原理1.1实验任务1.2 实验原理第二章ipcore使用方法第三章仿真结果第四章结束语附录程序源代码第一章实验任务与原理1.1实验任务通过VHDL 编程利用FPGA 来实现正弦波信号发生器的设计。

并利用chipscope 进行观察测试。

1.2实验原理将matlab 生成的正弦波数据导入ipcore 中，只用查找表，通过输入不同的频率控制字，生成相应的正弦波。

其中是系统时钟频率，是频率控制字，B 是查找表深度，是生成的正弦波信号频率。

求出频率控制字，在程序中这就是输入。

输入地址的变化是通过计数器来控制的，在FPGA 是通过开关来控制的电路参考原理图如上图所示。

Part1：实现加法器功能。

根据输入的频率控制字，生成ROM 的地址输入信号。

Part2：ROM 存储单元。

调用IPCORE 实现。

输入地址信号，输出对应地址的数据。

第二章 ipcore 使用方法outclkf Bf θ⨯∆=在ISE中，ipcore是自带的函数库，可以用于储存数据，然后返回给主程序一系列地址供调用。

本次试验利用ipcore功能可很容易的实现1、创建ISE工程：（1）在ISE的File下单击new project，创建工程；（2）在工程中添加rom IPCORE；（3）生成ipcore（4）参数调制第三章仿真结果Modelsim仿真图形Chipscope仿真结果图第五章结束语总的来看，本次实验比较简单易于操作，在程序编写过程没有遇到特别困难的地方。

不过，在编写过程中还是犯了一些低级错误。

基于FPGA的多功能正弦信号发生器

[ ’’! ・ ( ,
.
"* : ;
/ , #" )
] 3 %&456 ( ,
"* : ;
/ , #" )
其中 "* : ; 指前一个 /78 周期的相位值 ( 同样得出 + "* 0 ; ・’ ," ? ’! 应用 =>)7 语言编写程序 ( 系统框图如 ’ 所示 +
*:;
2.2
频率控制模块此模块由单片机控制 #$%& 实现. #$%& 完成累加、寄存( 通过频率控制字实现频率的步进 ( 频率步进控
2.4
普通调幅( AM ) 控制模块为了便于分析 + 首先假设调制信号是一个单一频率的余弦信号 ’! H (!) PQR !*/ 载波 ’& H (&) PQR "&*+ 载波的角频率 "&@ !/ 普通调幅波的表示式为 , % . 1 ’+, H ()- # - S ).PQR !* $ ・PQR "&* 其中 #,( !) !()普通调幅波形形成框图如图 " 所示1 ). H
2.6
ASK 与 PSK 控制模块 &=> 调制的基本原理是实现键控数字信号对一定频率的信号的幅度控制 8 即当调制信号的幅度是 1 时8 已调信号的幅度与原信号的幅度一致 8 当调制信号的幅度为 2 时8 已调信号的幅度为 28 由此可由乘法来实现 ; 为了实现输出与输入的同步 8 采用同时钟输入 8 时钟到来时 8 把由 #$%& 产生的正弦数字信号 ( 12 位 ) 送入乘法器 8 经过乘法器输出的信号送 ? : & 转换即得到调幅 &=> 信号 8 如图 @ 所示 ; 其波形仿真如图 12 所示;

基于FPGA的三相正弦信号发生器设计

ｗｗｗ．ｅｃｄａ．ｃｎ２００８．２
３９
第１０卷第２期２００８年２月
ＥｌｅｃｔｒｏｎｉｃＣｏｍｐｏｎｅｎｔ＆ＤｅｖｉｃｅＡｐｐｌｉｃａｔｉｏｎｓ
Ｖｏｌ．１０Ｎｏ．２Ｆｅｂ．２００８
图２基于ＦＰＧＡ的三相正弦信号发生器实现原理图
２．１相位累加器
散成具有２Ｎ个样值的序列。若波形ＲＯＭ有Ｄ位数
１ＤＤＳ的工作原理
ＤＤＳ的工作原理是以数控振荡器的方式产生频率和相位可控的任意波形。ＤＤＳ电路一般包括基准时钟、频率累加器、相位累加器、控制相位的加法器、幅度／相位转换电路、Ｄ／Ａ转换器和低通滤波器（ＬＰＦ），其原理框图如图１所示。图中，Ｋ为频率控制字，Ｐ为相位控制字，ｆｃ为参考时钟频率，Ｎ为累加器的位数，Ｄ为数据存储器输出数据的位数，ｆｏ为输出频率。
２三相正弦发生器的设计
实现相位互差１２０°的三相正弦信号发生器的原理与单相实现方法基本一致，不同点在于三相发生器使用了两个具有固定相偏的相位控制加法器，和三个用于存储相同正弦码表的波形存储器。本设计可在ｑｕａｒｔｕｓＩＩ软件下完成，利用软件提供的参数化宏功能模块库（ＬＭＰ），并通过改变ＬＭＰ中模块的某些参数，就可以达到设计要求。其实现电路如图２所示。
按键处理程序主要完成对按键的识别以及消
４结束语
图３主程序流程图
这种基于Ｃ５１的便携式转辙机测试仪可在轨检测ｚｄ６型、ｚｄ７型和Ｓ７００Ｋ系列转辙机，而且操作简单、使用方便。工作人员可以通过不同的状态进行检修，从而及时判断转辙机的工作情况。
（上接第４０页）
性。所生成的波形比较平滑、无毛刺，而且波形和频率十分稳定，分辨率高，因而具有广泛的应用前景。
２．２固定相位偏置加法器