第3章--组合逻辑电路习题答案
组合逻辑电路习题解答
自我检测题
1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为
2Y 1Y 0Y 。输入输出均为低电平有效。当输入7I 6I 5I …0I 为时，输出2Y 1Y 0Y 为 010 。
4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 。 5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。 9．多位加法器采用超前进位的目的是简化电路结构 × 。 （√，× ） 10．组合逻辑电路中的冒险是由于 引起的。 A ．电路未达到最简 B ．电路有多个输出
C ．电路中的时延
D ．逻辑门类型不同
11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的
A ．在输出级加正取样脉冲
B ．在输入级加正取样脉冲
C ．在输出级加负取样脉冲
D ．在输入级加负取样脉冲
【数电】组合逻辑电路习题(含答案)
《组合逻辑电路》练习题及答案
[3.1] 分析图P3.1电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
[解]
BC
AC AB Y BC AC AB C B A ABC Y ++=+++++=21)(
B 、
C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。
[3.2] 图P3.2是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。
[解]
（1）COMP=1、Z=0时，TG 1、TG 3、TG 5导通，TG 2、TG 4、TG 6关断。
3232211 , ,A A Y A Y A Y ⊕===， 4324A A A Y ++=
（2）COMP=0、Z=0时，
Y 1=A 1， Y 2=A 2， Y 3=A 3， Y 4=A 4。
COMP =0、Z=0的真值表从略。
[题3.3] 用与非门设计四变量的
多数表决电路。当输入变量A 、B 、C 、D 有3个或3个以上为1时输出为1，输入为其他状态时输出为0。
[解] 题3.3的真值表如表A3.3所示，逻辑图如图A3.3所示。
ABCD D ABC D C AB CD B A BCD A Y ++++=
BCD ACD ABC ABC +++=
B C D A C D A B D A B C ⋅⋅⋅=
[3.4] 有一水箱由大、小两台泵M L 和M S 供水，如图P3.4所示。水箱中设置了3个水位检测元件A 、B 、C 。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当水位超过C 点时水泵停止工作；水位低于C 点而高于B 点时M S 单独工作；水位低于B 点而高于A 点时M L 单独工作；水位低于A 点时M L 和M S 同时工作。试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。
【数电】组合逻辑电路习题(含答案)
《组合逻辑电路》练习题及答案
[3.1]分析图P3.1电路的逻辑功能，写出Y1、、Y2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
[解]
、Z=0
A、
1时
A3.3所示。
P3.4所示。
M S单独工
点时M L和
要求电路
真值表中的C A 、C B A 、C B A 、C AB 为约束项，利用卡诺图图A3.4(a)化简后得到：
C B A M S +=， B M L =（M S 、M L
的1状态表示工作，0状态表示停止）。
逻辑图如图A3.4(b)。
[3.5] 设计一个代码转换电路，输入为4位二进制代码，输出为4位循环码。可以采用各种逻辑功能的门电路来实现。
[解] 题3.5的真值表如表A3.5所示。
D 4、D 3与足上述控制要求的逻辑电路，给出控制四个指示灯状态的高、低电平信号。74LS148的逻辑图如图P3.7所示，其功能表如表P3.7所示。
表 P3.7 74LS148的功能表
A 、
B 、
C 、L 1、0为0000～2）工作，
P3.10输 入
21O 123
用外加与非门实现之，如图A3.10所示。
[3.11] 画出用4线-16线译码器74LS154（参见题3.9）和门电路产生如下多输出逻辑函数的逻辑图。
[解]
电路图如图A3.11所示。
[3.12] 用3线-8线译码器74LS138和门电路设计1位二进制全减器电路。输入为被减数、减数和来自低位的借位；输出为两数之差及向高位的借位信号。
[解] 设a i 为被减数，b i 为减数，c i-1为来自低位的借位，
首先列出全减器真值表，然后将Di ，Ci 表达式写成非-与非形式。最后外加与非门
第3章组合逻辑电路习题解答
第3章组合逻辑电路习题解答
复习思考题
3-1组合逻辑电路的特点？从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。
3-2什么是半加？什么是全加？区别是什么？
若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。两个同位的加数和来自低位的进位三者相加，称为全加。半加是两个1位二进制数相加，全加是三个1位二进制数相加。
3-3编码器与译码器的工作特点？编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。
3-4用中规模组合电路实现组合逻辑函数是应注意什么问题？
中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。
3-5什么是竞争-冒险？产生竞争-冒险的原因是什么？如何消除竞争-冒险？
在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间
有差异，其输出端就可能出现干扰脉冲。消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。
习题
3-1试分析图3.55所示各组合逻辑电路的逻辑功能。
解：(a)图(1)由逻辑图逐级写出表达式：Y(AB)(CD)
组合逻辑电路习题解答
复习思考题
3-1 组合逻辑电路的特点 从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。
3-2 什么是半加什么是全加区别是什么
若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。两个同位的加数和来自低位的进位三者相加，称为全加。半加是两个1位二进制数相加，全加是三个1位二进制数相加。
3-3 编码器与译码器的工作特点 编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。
3-4 用中规模组合电路实现组合逻辑函数是应注意什么问题
中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。
3-5 什么是竞争-冒险产生竞争-冒险的原因是什么如何消除竞争-冒险
在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。
习 题
3-1试分析图所示各组合逻辑电路的逻辑功能。
解： (a)图 (1) 由逻辑图逐级写出表达式：)()(D C B A Y ⊕⊕⊕=
第3章习题答案
思考题：
题3.1.1 组合逻辑电路在结构上不存在输出到输入的 ，因此 状态不影响 状态。
答：反馈回路、输出、输入。
题3.1.2 组合逻辑电路分析是根据给定的逻辑电路图，而确定 。组合逻辑电路设计是根据给定组合电路的文字描述，设计最简单或者最合理的 。 答：逻辑功能、逻辑电路。
题3.2.1 一组合电路输入信号的变化顺序有以下三种情况，当 时，将可能出现竞争冒险。 （A ）00→01→11→10 （B ）00→01→10→11 （C ）00→10→11→01 答：B
题3.2.2 清除竞争冒险的常用方法有（1）电路输出端加 ；（2）输入加 ；（3）增加 。
答：电容，选通脉冲，冗余项。
题3.2.3 门电路的延时时间是产生组合逻辑电路竞争与冒险的唯一原因。（ ） 答：×
题3.2.4 根据毛刺产生的方向，组合逻辑的冒险可分为 冒险和 冒险。 答：1型、0型。
题3.2.5 传统的判别方法可采用 和 法来判断组合电路是否存在冒险。 答：代数法、卡诺图。
题3.3.1 进程行为之间执行顺序为 ，进程行为内部执行顺序为 。 答：同时、依次。
题3.3.2 行为描述的基本单元是 ，结构描述的基本单元是 。 答：进程、调用元件语句。
题3.3.3 结构体中的每条VHDL 语句的执行顺序与排列顺序 。 答：无关
题3.4.1串行加法器进位信号采用 传递，而并行加法器的进位信号采用 传递。
（A ）超前，逐位 （B ）逐位，超前 （C ）逐位，逐位 （D ）超前，超前 答：B
题3.4.2 一个有使能端的译码器作数据分配器时，将数据输入端信号连接在 。 答：使能端
习题3 组合逻辑电路分析与设计 数字电子技术 含答案
1
习 题 3
组合逻辑电路分析与设计
数字电子技术
[题3.1] 分析图题3.1所示电路，列出真值表，写出输出函数表达式，并说明电路的逻辑功能。
解：由电路图得真值表如下所示：
所以：A
B 时，11Y = A B 时，31Y = A B =时，21Y =
电路实现比较器的功能。A ，B 是输入；Y 1，Y 2，Y 3分别是A<B ，A=B ，A>B 时的输出。
[题3.2] 分析图题3.2所示电路，说明电路的逻辑功能。
2
解：电路的逻辑函数表达式为：
(10Y S EN A S EN B EN Y EN ⎧=⋅⋅+⋅⋅=⎪
⎨
=⎪⎩时）；输出高阻态（时）
电路的逻辑功能是：在使能条件EN=1且S=0时，输出A ；在使能条件EN=1且S=1时，输出B ；使能条件EN=0时，输出高阻态。电路实现数据选择器的功能。
[题3.3] 图题3.3是一个密码锁控制电路。开锁条件是必须将开锁开关闭合，且要拨对密码。如果以上两个条件都得到满足，开锁信号为1，报警信号为0，即锁打开而不报警。否则，开锁信号为0，报警信号为1。试分析该电路的密码是多少。
解：1Y S ABCD =⋅
2Y S ABCD =⋅
分析电路可知：电路的密码是1001。
[题3.4] 图题3.4所示电路由4位二进制比较器7485和4位二选一数据选择器74157组成。其中74157控制端B A /的控制作用为：B A /=0时，Y i =A i ,否则，Y i =B i 。试分析图示电路的逻辑功能。
3
解：当A B ≤时，输出A ；当A B 时，输出B ；所以电路的功能是输出A ，B 中较小的数。
3组合逻辑电路习题解答
自我检测题
1．组合逻辑电路任何时刻的输出信号.与该时刻的输入信号 有关 .与以前的输入信号 无关 。
2．在组合逻辑电路中.当输入信号改变状态时.输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I .输出为
2Y 1Y 0Y 。输入输出均为低电平有效。当输入7I 6I 5I …0I 为11010101时.输出2Y 1Y 0Y 为
010 。
4．3线—8线译码器74HC138处于译码状态时.当输入A 2A 1A 0=001时.输出07Y ~Y = 11111101 。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。 6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。 7．一位数值比较器.输入信号为两个要比较的一位二进制数.用A 、B 表示.输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B ).则Y (A ＞B )的逻辑表达式为B A 。
8．能完成两个一位二进制数相加.并考虑到低位进位的器件称为 全加器 。 9．多位加法器采用超前进位的目的是简化电路结构 × 。 （√.× ） 10．组合逻辑电路中的冒险是由于 引起的。 A ．电路未达到最简 B ．电路有多个输出
C ．电路中的时延
D ．逻辑门类型不同 11．用取样法消除两级与非门电路中可能出现的冒险.以下说法哪一种是正确并优先考虑的？
A ．在输出级加正取样脉冲
B ．在输入级加正取样脉冲
(最新整理)3组合逻辑电路习题解答
(完整)3组合逻辑电路习题解答
(完整)3组合逻辑电路习题解答
编辑整理：
尊敬的读者朋友们：
这里是精品文档编辑中心，本文档内容是由我和我的同事精心编辑整理后发布的，发布之前我们对文中内容进行仔细校对，但是难免会有疏漏的地方，但是任然希望（(完整)3组合逻辑电路习题解答）的内容能够给您的工作和学习带来便利。同时也真诚的希望收到您的建议和反馈，这将是我们进步的源泉，前进的动力。
本文可编辑可修改，如果觉得对您有帮助请收藏以便随时查阅，最后祝您生活愉快业绩进步，以下为(完整)3组合逻辑电路习题解答的全部内容。
(完整)3组合逻辑电路习题解答
自我检测题
1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ,与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 .
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ,输出为2
Y 1Y 0Y 。
输入输出均为低电平有效。当输入7I 6I 5I …0I 为11010101时,输出2Y 1Y 0Y 为 010 。
4．3线—8线译码器74HC138处于译码状态时,当输入A 2A 1A 0=001时，输出0
7
Y ~Y = 11111101 。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。 6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比较器，输入信号为两个要比较的一位二进制数,用A 、B 表示，输出信号为比较结果:Y (A ＞B ) 、Y (A ＝B ）和Y (A ＜B ），则Y (A ＞B ）的逻辑表达式为B A 。
组合逻辑电路习题解答
自我检测题
1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。输入输出均为低电平有效。当输入7I 6I 5I …0I 为11010101时，输出2Y 1Y 0Y 为 010 。
4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 11111101 。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。 6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比拟器，输入信号为两个要比拟的一位二进制数，用A 、B 表示，输出信号为比拟结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，那么Y (A ＞B )的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。 9．多位加法器采用超前进位的目的是简化电路结构 × 。 〔√，× 〕 10．组合逻辑电路中的冒险是由于 引起的。 A ．电路未到达最简 B ．电路有多个输出
C ．电路中的时延
D ．逻辑门类型不同
11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？
A ．在输出级加正取样脉冲
B ．在输入级加正取样脉冲
3组合逻辑电路习题解答
3组合逻辑电路习题解答 33
（
有些题答案错了
）自我检测题
1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。输入输出均为低电平有效。当输入7I 6I 5I …0I 为11010101时，输出2Y 1Y 0Y 为 010 。
4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 11111101 。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。 6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。 9．多位加法器采用超前进位的目的是简化电路结构 × 。 （√，× ） 10．组合逻辑电路中的冒险是由于 引起的。 A ．电路未达到最简 B ．电路有多个输出
C ．电路中的时延
D ．逻辑门类型不同
11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？
3组合逻辑电路习题解答 34
(完整版)组合逻辑电路习题及答案.
1.组合电路如图所示，分析该电路的逻辑功能。
解：
(1)由逻辑图逐级写出逻辑表达式
ABC P =
CP BP AP L ++=ABC C ABC B ABC A ++= (2)化简与变换
C
B A AB
C C B A ABC C B A ABC L +=+++=++=)((3)由表达式列出真值表
(4)分析逻辑功能
由真值表可知，当A 、B 、C 三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。
2.由3线-8线译码74LS138（输出低电平有效）和4选1数据选择器（74LS153）组成如图所示的电路，B 1、B 2和C 1、C 2为二组二进制数，试列出真值表，并说明功能。
真值表
A B C
L
解： 输出表达式： 212101122321F D C C D C C D C C D C C =+++
021*********
Y C C Y C C Y C C Y C C =⋅+⋅+⋅+⋅
21021210212102121021
A A A C C A A A C C A A A C C A A A C C =⋅+⋅+⋅+⋅2121212121212121
B B
C C B B C C B B C C B B C C =⋅+⋅+⋅+⋅
功能说明：
由地址码C 2C 1选择B 2B 1的最小项的反变量输出
3.设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。
要求：（1）用门电路实现（2）用3-8线译码器实现（3）用4选1数据选择器实现。
3组合逻辑电路习题解答
自我检测题
1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为
2Y 1Y 0Y 。输入输出均为低电平有效。当输入7I 6I 5I …0I 为时，输出2Y 1Y 0Y 为 010 。
4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 。 5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。 9．多位加法器采用超前进位的目的是简化电路结构 × 。 （√，× ） 10．组合逻辑电路中的冒险是由于 引起的。 A ．电路未达到最简 B ．电路有多个输出
C ．电路中的时延
D ．逻辑门类型不同
11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的
A ．在输出级加正取样脉冲
B ．在输入级加正取样脉冲
C ．在输出级加负取样脉冲
D ．在输入级加负取样脉冲
3组合逻辑电路习题解答
自我检测题
1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为
2Y 1Y 0Y 。输入输出均为低电平有效。当输入7I 6I 5I …0I 为时，输出2Y 1Y 0Y 为 010 。
4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 。 5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。 9．多位加法器采用超前进位的目的是简化电路结构 × 。 （√，× ） 10．组合逻辑电路中的冒险是由于 引起的。 A ．电路未达到最简 B ．电路有多个输出
C ．电路中的时延
D ．逻辑门类型不同
11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？
A ．在输出级加正取样脉冲
B ．在输入级加正取样脉冲
C ．在输出级加负取样脉冲
D ．在输入级加负取样脉冲
3组合逻辑电路习题解答
自我检测题
1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。输入输出均为低电平有效。当输入7I 6I 5I …0I 为时，输出2Y 1Y 0Y 为 010 。
4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 。 5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。 9．多位加法器采用超前进位的目的是简化电路结构 × 。 （√，× ） 10．组合逻辑电路中的冒险是由于 引起的。 A ．电路未达到最简 B ．电路有多个输出
C ．电路中的时延
D ．逻辑门类型不同
11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？
A ．在输出级加正取样脉冲
B ．在输入级加正取样脉冲
C ．在输出级加负取样脉冲
D ．在输入级加负取样脉冲
组合逻辑电路习题解答
自我检测题
1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关，与以前的输入信号无关。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为竞争冒险。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为
2Y 1Y 0Y 。输入输出均为低电平有效。当输入7I 6I 5I …0I 为时，输出2Y 1Y 0Y 为010。
4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y =。 5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫数据分配器。 6．根据需要选择一路信号送到公共数据线上的电路叫数据选择器。
7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B )、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。 9．多位加法器采用超前进位的目的是简化电路结构×。（√，×） 10．组合逻辑电路中的冒险是由于引起的。 A ．电路未达到最简 B ．电路有多个输出
C ．电路中的时延
D ．逻辑门类型不同
11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？
A ．在输出级加正取样脉冲
B ．在输入级加正取样脉冲
C ．在输出级加负取样脉冲
D ．在输入级加负取样脉冲 12．当二输入与非门输入为变化时，输出可能有竞争冒险。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第3章 组合逻辑电路
3.1 试分析图3.59所示组合逻辑电路的逻辑功能，写出逻辑函数式，列出真值表，说明电路完成的逻辑功能。
(b)
(c)
(a)A B C D
L
=1
=1
=1
C
2
L 1L 2L 3
图3.59 题3.1图
解：由逻辑电路图写出逻辑函数表达式： 图a ：D C B A L ⊕⊕⊕= 图b ：)()(21B A C AB B A C AB L C B A L ⊕+=⊕=⊕⊕=
图c ：B A B A L B
A A
B B A B A L B
A B A L =+=+=+++==+=321
由逻辑函数表达式列写真值表：
A
B
C
D
L
0 0 0 0 00 0 0 1 10 0 1 0 10 0 1 1 00 1 0 0 10 1 0 1 00 1 1 0 00 1 1 1 11 0 0 0 11 0 0 1 01 0 1 0 01 0 1 1 11 1 0 0 01 1 0 1 11 1 1 0 11 1 1 1 0
A B C
L 1L 2
0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1
A B
L 1L 20 0 0 1 0L 3
0 1 0 0 11 0 1 0 01 1 0 1 0
由真值表可知：图a 为判奇电路，输入奇数个1时输出为1；图b 为全加器L 1为和，L 2为进位；图c 为比较器L 1为1表示A>B ，L 2为1表示A=B, L 3为1表示A 3.3 设有四种组合逻辑电路，它们的输入波形（A 、B 、C 、D ）如图3.61所示，其对应的输出波形分别为W 、X 、Y 、Z ，试分别写出它们逻辑表达式并化简。 D C B A W X Y Z 输入 输出 图3.61 题3.3图 解： BA C A C D B C A C D W +++= A C A C D CBA A C D A B B D X +++=B D A C D CB D B C D Y ++=B C D A B D DBA CA CB D Z +++= D C B A W X Y Z 输入输出 B C BA C A C D A C D W DCBA +++==∑)13,12,11,10,8,6,5,4,3()( A C D CBA B D A B X DCBA +++==∑)15,13,12,9,8,7,4,2,0()( A C D C B D B C D Y DCBA ++==∑)10,8,7,6,1,0()( CB D DBA A B D CA Z DCBA +++==∑)15,13,12,11,8,7,6,5()( 3.4 X 、Y 均为四位二进制数，它们分别是一个逻辑电路的输入和输出。 设： 当 0≤X≤ 4时, Y=X+1 ；当 5≤X≤9 时，Y=X -1,且X 不大于9。 (1) 试列出该逻辑电路完整的真值表； (2) 用与非门实现该逻辑电路。 解：(1) 按题意要求列真值表如下： 0 0 0 0x 3x 2x 1x 0y 3y 2 y 1y 0 0 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 0 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 0x x x x x x x x x x x x x x x x x x x x x x x x X X Y 0 33= x 3X X X X X Y 0 31022++= x 3X X X X X X X X X X X X Y 0 1 3 2 1 2 1 2 3 1 + ++= x 3X Y 0 0=0100 111000011110 1x 3x 2 x 1x 0 11 1 1 (2) 把与或表达式转换为与非表达式，以便用与非门实现该逻辑电路。 X X X X Y 03033== X X X X X X X X X X Y 0310*******=++= X X X X X X X X X X X X X X X X X X X X X X X X Y 0 132012012030132012012031=+++= X Y 00= 作图如下： x 3 x 2 x 1 x 0 y 3 y 2 y 1 y 0 3.5 设计一交通灯监测电路。 红、绿、黄三只灯正常工作时只能一只灯亮，否则，将 会发出检修信号，用两输入与非门设计逻辑电路，并给出所用74系列的型号。 解:设A 、B 、C 分别表示红、绿、黄三只灯，且亮为1，灭为0；检修信号用L 表示，L 为1表示需要检修。依据题意列写真值表： A B C L 0 0 0 10 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1 BC AC AB C B A L +++=01 00BC 1110 0A 1 1 1 11 1 A B C BC AC AB C B A BC AC AB C B A L =+++= 3.7 试用译码器 74LS138 和适当的逻辑门设计一个三位数的奇校验器。 解:设用A 、 B 、 C 表示三位二进制数输入 ，L 表示输出，L=1表示输入有奇数个1。列写真值表,求表达式，作图如下： A B C L 0 0 0 00 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 Y Y Y Y ABC C B A C B A C B A L m m m m m m m m 7 4217 4 2 1 7421==+++=+++= 3.8 试用译码器 74LS138 和与非门实现下列逻辑函数： （1） ⎪⎪⎩⎪ ⎪⎨⎧⋅=++=+=AC B A L B A C A L C B A AB L 321 （2） (0,2,6,8)m L =∑ 解: 取ABC=A 2A 1A 0则： Y Y Y C B A C AB ABC C B A AB L m m m m m m 7657 6 5 7651==++=++=+= Y ABC B A C B A C A L m 77 2===++=++= Y Y Y Y Y Y m AC B A AC B A L 765410),7,6,5,4,1,0(==++=⋅=∑