MOSFET地短沟道效应
p沟道mosfet
p沟道mosfetMOSFET(MetalOxideSemiconductorFieldEffectTransistor),即金属氧化物半导体场效应晶体管,是当今半导体技术中最重要的器件之一。
它具有非常高的功率效率,可以取代电阻、电容和晶体管等其他传统电子元器件。
近年来,随着半导体技术的发展,由于半导体技术具有节能环保、功率小等优点,MOSFET也慢慢成为各种电子产品中不可或缺的元素来源。
P型沟道MOSFET是近年来新一代的高性能半导体器件,它将MOSFET和p沟道技术相结合。
它具有MOSFET所具有的优点,如高控制精度,小尺寸,低功耗,耐高压,以及低热效应,此外还拥有p沟道技术的优势,如更小的功耗,更高的欧姆增益以及更宽的控制电压范围。
因此,P型沟道MOSFET可以在低压高增益、低功耗和高精度的电控系统中得到广泛应用。
首先,P型沟道MOSFET的运行原理简要介绍如下:它由一个金属氧化物半导体场效应晶体管和一个p型沟道组成,其中金属氧化物半导体场效应晶体管主要起到控制、稳定电压的作用,而p型沟道则有助于提高绝缘电压,并有一定的降压比。
MOSFET的“沟道”电压从低到高可分为三个状态:饱和(放大)、欠压拐点(放大)和自发(关断)。
开关时间很短,结构紧凑,易于封装,在恒定负载下具有良好的压力特性。
其次,P型沟道MOSFET的技术优势主要表现在以下几个方面: 1.低功耗:P型沟道MOSFET的功耗低于其他MOSFET,这是由于P型沟道MOSFET具有低漏电流和低抗拉静态电流的优势,所以在具有较低电压的应用中,它的功耗明显低于传统的MOSFET。
2.高欧姆增益:P型沟道MOSFET的欧姆增益比传统MOSFET要高得多,几乎可以实现无限大的增益,而且在恒定负载下,它的欧姆增益可以持续稳定,给高精度电控系统带来了极大的便利。
3.更宽的控制电压范围:P型沟道MOSFET具有更宽的控制电压范围,可以使用更低的控制电压来获得更高的精度,从而为低压高精度的电控系统带来了极大的便利。
短沟道效应
E y , E y Ec 时
v vmax
v=
VK
Ey
vmax 常数, Ey Ec 时
0
EC
(3) 考虑速度饱和后的饱和漏极电流
短沟道MOSFET中,因沟道长度
L
很小,Ey
dV dy
很高,
使漏极附近有可能在沟道尚未被夹断之前, Ey 就达到了EC ,
载流子速度就达到了饱和值 vmax ,从而使 ID 饱和。 已知 VD sat = VGS -VT 为使沟道夹断的饱和电压,也就是使
(2) VDS(横向电场 Ey )对 μ 的影响 VDS 将产生水平方向的电场 Ey ,当 Ey 很大时,载流子速度 将趋于饱和。作为一种最简单的近似方法,可以用二段直线来
描述载流子的 v ~Ey 关系:
μ=
o 1 VGS VT
常 数, Ey Ec
时
VK
vmax Ey
,
Ey
Ec
时
o
I Dsat
特点: I D sat (VGS VT )2 ,
I D sat
1 L
对于短沟道
MOSFET,(EC L)2
V2 Dsat
,
I ' Dsat
Z L
n COX
( EC
L) 2
VEDCsLat
ZnCOX (VGS VT ) EC
特点: I Dsat (VGS VT ), I D sat与L无关。
③亚阈区转移特性斜率倒数 S dVGS 的值随 L 的缩短
d ln I Dsub
Q ( L ) = 0 的饱和电压。 现设 V 'D sat 为使 v ( L ) = vmax 的饱和电压。经计算:
微电子器件(4-7)
1 1 1
0 电场
式中,电场
K VGS VT
电场0 电场 0
1
0 0
电场
1
0
K
0
(VGS
VT )
1
0
VGS VT VK
式中,VK
K
0
当
VGS
VT
VK
时,
1 2
0
。
N 沟道 MOSFET 中的典型值为
0 600cm2/V s ,VK 30V
将短沟道 MOSFET 的饱和区跨导代入式 ( 5-142b ) ,得短
沟道 MOSFET 的饱和区最高工作频率为
fT
3vmax
4 L
特点:fT 与 VGS 无关,反比于 L 。
4.7.3 漏诱生势垒降低 ( DIBL ) 效应
当 MOSFET 的沟道很短时,漏 PN 结上的反偏会对源 PN 结 发生影响,使漏源之间的势垒高度降低,从而有电子从源 PN 结 注入沟道区,使 ID 增大。
4.7.4 强电场效应
1、衬底电流 Isub 夹断区内因碰撞电离而产生电子空穴对,电子从漏极流出 而成为 ID 的一部分,空穴则由衬底流出而形成衬底电流 Isub 。
衬底电流的特点:Isub 随 VGS 的增大先增加,然后再减小, 最后达到 PN 结反向饱和电流的大小。
原因:衬底电流可表为 Isub IDiL ;而夹断区内的电场
已知 VDsat = VGS – VT 为使沟道夹断的饱和漏源电压,也就 是使 Qn(L) = 0 的饱和漏源电压。
现设 VDsat 为使 v (L) = vmax 的饱和漏源电压。经计算,
半导体基础 7.3 短沟道效应-MOSFET
饱和区 体效应系数 饱和电流 饱和电压
南京大大学
I ds
=
µeff Cox
W L
(Vg
− Vt
)Vds
半导体器件基础
Vt = Vfb + 2ψB +
4ε Si qN aψ B Cox
Wdm (y) =
2εSi[V (y) + 2ψB ] qNa
I ds
=
µeff Cox
W L
+
∂2ψ i ∂y 2
=− ρ εSi
∂Ex + ∂Ey = ρ = − qNa
∂x ∂y εSi
εSi
南京大大学
电子子科学与工工程学院
半导体器件基础
♦横向电场的增加,
使受源漏电压控制的耗尽电荷密度增大, 而受栅压控制的耗尽层宽度变大,但积分 电荷密度减小,导致阈值电压的下降。
ε Si
∂Ex ∂x
= ρ −/Wd0m ≈ 1 + 3tox
Cox
Wdm
ΔVt = 8(m − 1) ψ bi (ψ bi + Vds )e−πL / 2mWdm
Wd0m =
4εSikT ln(Na / ni ) q2Na
为避免过量的短沟道效应,CMOS器件中衬底或阱里
的掺杂必须保证最小的沟道长度是Wdm的两到三倍, 或大于源与漏端的耗尽层宽度之和。
半导体器件基础
南京大大学
电子子科学与工工程学院 半导体器件基础
南京大大学
电子子科学与工工程学院
南京大大学
电子子科学与工工程学院
2
电荷共享模型(离化固定电荷)
半导体器件基础
南京大大学
MOSFET短沟道效应的新二维模型的开题报告
MOSFET短沟道效应的新二维模型的开题报告
开题报告:
1.研究背景与意义
MOSFET是一种广泛应用于集成电路中的场效应管。
短沟道MOSFET因其速度快,面积小,功耗低等优势,在现代集成电路中得到了广泛的应用。
同时随着半导体工艺技术的发展,器件尺寸越来越小,短通道效应日益严重,导致传统的器件模型失去了适用性,需要开发新的模型来解决这个问题。
2.研究内容
本研究旨在构建一种新的二维模型来描述短沟道MOSFET的行为特性。
具体研究内容包括:
(1)短沟道效应下的量子效应的影响分析
(2)二维模型的构建,包括流场和能带的模拟
(3)模型的验证和参数拟合
3.研究步骤
(1)分析短沟道MOSFET的特点和常见的模型
(2)研究量子效应对短沟道MOSFET特性的影响
(3)设计二维模型,包括模型的方程和参数
(4)使用数值模拟工具验证和优化模型
(5)在实验中验证模型的正确性
4.研究成果
(1)建立一个新的二维模型来描述短沟道MOSFET的行为特性
(2)提供了一种新的描述短沟道效应下量子效应影响的方法
(3)为短沟道MOSFET的设计和优化提供了理论基础和实验指导
5.研究意义
本研究将有助于更深入地了解短沟道MOSFET的行为特性,并提供新的模型来描述短沟道效应下量子效应的影响。
同时,本研究的成果将有助于优化现有的短沟道MOSFET的设计,并加速新型器件的研发和应用。
6.研究限制
本研究的主要限制在于需要进行大量的理论分析和数值模拟,同时还需要大量的实验数据验证模型的正确性。
另外,短沟道MOSFET的设计和制备过程较为复杂,需要有一定的专业知识储备和实验基础。
复旦大学半导体器件原理讲义L04-小尺寸MOSFET的特性
4.1 MOSFET的短沟道效应和窄沟道效应15
4.1.5 漏感应势垒降低
2. 原因 (1) 电荷分享
18/74
2ε s (Vbi + VBS ) yS = qN A 2ε s (Vbi + VDS + VBS ) yD = qN A
⎧ x ⎡⎛ 2 y ⎞1 / 2 ⎤ Q ⎪ = 1 − ⎨ j ⎢⎜1 + S ⎟ − 1⎥ F= 2 L ⎢⎜ QB xj ⎟ ⎥ ⎪ ⎣⎝ ⎠ ⎦ ⎩ ⎡⎛ 2 y ⎞1 / 2 ⎤ ⎫ xj ⎪ + ⎢⎜1 + D ⎟ − 1⎥ ⎬ 2 L ⎢⎜ xj ⎟ ⎥⎪ ⎠ ⎣⎝ ⎦⎭ 1 yS + yD ≡ 1−α L 2
' B
ΔVT =
α ( y S + y D ) qε s N A (VB + 0.5VBS )
LCox
F↓ VT ↓
VDS ↑
4.1 MOSFET的短沟道效应和窄沟道效应16
4.1.5 漏感应势垒降低
2. 原因 (2) 电势的二维分布
19/74
导带边 Ec
特征长度
l=
ε s d max tox ηε ox
4.1.7 热载流子效应抑制-新型漏结构
1. 最大漏电场 Eymax 饱和时
1 E y max = (VDS − VDSsat ) 0.22tox/ 3 x1j / 3 tox 和 xj 均以 cm 为单位
27/74
tox ↑ 降低 Eymax 措施
xj ↑
VDS ↓ VDD ↓ 新型漏结构 ⎯⎯ Graded pn junction
表面势
ΔVT =
sinh ( y l ) sinh[(L − y ) l ] Vs ( y ) = VsL + (Vbi + VDS − VsL ) + (Vbi − VsL ) sinh (L l ) sinh (L l ) [2(Vbi − 2VB ) + VDS ][exp(− L 2l ) + 2 exp(− L l )] VDS 很小
L04小讲义尺寸MOSFET的特性
4.1 MOSFET的短沟道效应和窄沟道效应5 8
4.1.2 阈值电压“卷曲”(VT roll3. o电ff荷)分享模型 (Poon-Yau)
讨论 QB’/QB(电荷分享因子 F )
dmax/xj 较小时
dmax/xj 较大时
FQ Q B B ' 1x Lj12d xm j a1 x/211dm Lax
精品
L04小尺寸MOSFET的特性
第四章 小尺寸MOSFET的特性 2
4.1 MOSFET的短沟道效应和窄沟道效应 4.2 小尺寸MOSFET的直流特性 4.3 MOSFET的按比例缩小规律
4.1 MOSFET的短沟道效应和窄沟道效应1 3
4.1.1 MOSFET 的短沟道效应(SCE)
1. 阈值电压“卷曲”(VT roll-off) 2. 漏感应势垒降低(DIBL) 3. 速度饱和效应 4. 亚阈特性退化 5. 热载流子效应
4.1.4 窄沟道效应(NEW)
1. 现象
W VT
窄沟道效应 短沟道效应
4.1 MOSFET的短沟道效应和窄沟道效应1114
4.1.4 窄沟道效应(NEW)
2. 边缘,宽 V 沟 F B 2 V B 2 V B V BS
dmax SiO2
QB C ox
窄沟道效应
4.1 MOSFET的短沟道效应和窄沟道效应1417
4.1.5 漏感应势垒降低
1. 现象
L 很小时, VDS VT
V T (V D ) SV T (0 )V DS
DIBL 因子
4.1 MOSFET的短沟道效应和窄沟道效应6 9
4.1.2 阈值电压“卷曲”(VT roll3. o电ff荷)分享模型 (Poon-Yau)
MOSFET的短沟道效应
M O S F E T的短沟道效应 Company number:【0089WT-8898YT-W8CCB-BUUT-202108】MOSFET 的短沟道效应3 第8章 MOSFET 的短沟道效应MOSFET 的沟道长度小于3um 时发生的短沟道效应较为明显。
短沟道效应是由以下五种因素引起的,这五种因素又是由于偏离了理想按比例缩小理论而产生的。
它们是:(1) 由于电源电压没能按比例缩小而引起的电场 增大;(2) 内建电势既不能按比例缩小又不能忽略; (3) 源漏结深不能也不容易按比例减小;(4) 衬底掺杂浓度的增加引起载流子迁移率的降低; (5) 亚阈值斜率不能按比例缩小。
(A ) 亚阈值特性我们的目的是通过MOSFET 的亚阈值特性来推断阈值电压到底能缩小到最小极限值。
对于长沟道器件而言,亚阈值电流由下式给出 也可以写成如下的形式式中的dC 为单位面积耗尽区电容。
t kT V q=是热电压,1/dox CC ξ=+,在DS V 大于几个热电压时有对上式两边取对数 上式也可以写成从式()中可以看出,当0GST V V -=时,即当栅-源电压等于亚阈值电压时有亚阈值电流:为了使GSTVV <时,器件可以关断,我们可以令()中的0GS V =,则有如果规定关断时(当0GSV=)的电流比在(当GS T V V =)的电流小5个数量级,式和式的两边相除则有 得到亚阈值电压的最小值为 如果1/10.76 1.76dox CC ξ=+=+=则亚阈值电压的最小值是5ln105 1.6726 2.3500T t V V mV mVξ==⨯⨯⨯=。
如果还想将阈值电压降低到400mV 左右,那么就要减小1/d ox C C ξ=+的值,使1/ 1.34d ox C C ξ=+=。
考虑到温度对阈值电压的影响,按比例缩小阈值电压将更加困难。
阈值电压的温度系数1/TdVmV KdT=-。
导致阈值电压在温度范围(0-85℃)内的变化是85mV 。
短沟道效应
4.7.1 小尺寸效应
1、阈电压的短沟道效应 实验发现,当 MOSFET 的沟道长度 L 缩短到可与源、漏区 的结深 xj 相比拟时,阈电压 VT 将随着 L 的缩短而减小,这就是 阈电压的短沟道效应 。
VT
MS
QOX COX
QA COX
2FB
原因:漏源区对 QA 的影响
1
QA qNA xd 4sqN A FB 2 代表沟道下耗尽区的电离
1
2 2
1
对于普通 MOSFET, ECL2
V2 Dsat
I Dsat
Z L
nCOX
EC L
2
1
1 2
VDsat EC L
2
1
Z 2L
C V2 n OX Dsat
I Dsat
特点: I Dsat VGS VT 2 ,
I Dsat
1 L
对于短沟道
MOSFET, ECL2
杂质电荷面密度 。考虑漏源区的影响后,QA 应改为平均电荷 面密度 QAG 。
L
xd
xj
L
P
QAG
qNA xd
1 L L Z
2
1 LZ
qNA xd
L L 2L
QA
L L 2L
1
QA
1
xj L
1
2
xd xj
2
1
VT
MS
QOX COX
QAG COX
2FB
1
QAG
1 1 1
0 电场
式中,电场
K VGS VT
电场0 电场 0
1
0 0
电场
1
0
K0Biblioteka (VGSVT )1
沟长调制效应
沟长调制效应沟长调制效应(channel length modulation effect)是指沟道区长度变短时,晶体管的输出特性发生变化的现象。
该效应常常发生在短沟道MOSFET(metal-oxide-semiconductor field-effect transistor)中。
短沟道MOSFET是现代半导体工业中最重要的器件之一,被广泛应用于集成电路中,因此沟长调制效应的影响必须得到充分理解和控制,以确保器件性能和稳定性。
短沟道MOSFET与长沟道MOSFET的主要区别在于,它们的沟道长度不同。
随着沟道长度的减小,MOSFET的输出电阻也会减小。
当沟道长度缩短到一定程度,电子的速度将增加,从而影响了沟道的电阻。
这种影响在短沟道MOSFET中被称为沟长调制效应。
沟长调制效应主要影响了MOSFET的导通状态和输出特性。
在导通状态下,沟长调制效应会导致输出电流随着栅源电压的增加而减小。
这是因为沟道长度的缩短会导致沟道电阻的减小,从而使得更多的电子通过沟道。
随着沟道电子速度的增加,电子与晶格的相互作用也会增加,从而导致了电子的散射。
这种散射会分散电子的速度,从而减慢了电子在沟道中的移动速度。
随着电子速度的减慢,输出电流也会减小。
在输出特性方面,沟长调制效应会导致输出电导(output conductance)的增加。
输出电导表示输出电流随着输出电压的变化而变化的速率。
沟长调制效应会导致输出电导的增加,从而使得器件的输出特性不稳定。
此外,沟长调制效应还会导致器件的输出电阻不稳定,从而影响了器件的信噪比和线性度。
为了控制沟长调制效应,工程师们通常采用一些技术手段来改善器件的性能。
其中最常见的方法是采用小沟道尺寸和低衬底掺杂浓度。
小沟道尺寸能够减轻沟长调制效应的影响,而低衬底掺杂浓度能够降低沟道中的杂质浓度,从而减少电子的散射。
此外,工程师们还可以通过改变栅极电压和集电极电压的比例来控制沟长调制效应。
LDD后热处理工艺对28 nm PMOSFET短沟道效应的影响
工艺与制造Process and FabricationLDD后热处理工艺对28nm PMOSFET 短沟道效应的影响朱巧智,刘巍,李润领(上海华力集成电路制造有限公司,上海201314)摘要:Si MOSFET作为大规模集成电路的基础,沟道长度是决定其运行速度和集成度的重要参数。
随着Si MOSFET器件尺寸不断缩小,短沟道效应(即器件阈值电压随沟道长度减小不断降低的现象)越来越严重。
基于28nm低功耗逻辑平台,研究了LDD后热处理工艺对PMOSFET器件短沟道效应的影响及物理机制。
实验结果表明,通过优化热处理温度,可以显著改善PMOSFET器件短沟道效应,实现在较低pocket离子注入剂量下达到同样阈值电压的目的。
TCAD工艺及器件仿真结果表明,热处理温度调节器件短沟道效应的主要物理机制是其对pocket离子注入杂质激活率的影响。
关键词:集成电路制造;短沟道效应;PMOSFET;pocket注入;热处理温度。
中图分类号:TN405文章编号:1674-2583(2019)08-0034-03D01:10.19339/j.issn.1674-2583.2019.08.012中文引用格式:朱巧智,刘巍,李润领丄DD后热处理工艺对28nm PMOSFET短沟道效应的影响[J].集成电路应用,2019,36(08):34-36.Impaction of Post-LDD Anneal to28nm PMOSFET Short Channel EffectZHU Qiaozhi,LIU Wei,LI Runlai(Shanghai Huali Integrated Circuit Corporation,Shanghai201314,China.)Abstract—Si MOSFET is the basic building block of large-scale integrated circuits.MOSFET channel length is a critical parameter to decide the circuits speed and integration density.With the feature size of Si MOSFET scaling down,short channel effect(SCE,the phenomenon of threshold voltage decreases with gate length decreasing)is becoming more mnd more severe.Based on28nm low power logic platform,this work investigated the effect of post-LDD anneal to PMOSFET SCE.The results show that high temperature SPK anneal could effectively suppress PMOSFET SCE.TCAD simulation reveal that the mechanism of high temperature SPK suppressing SCE is due to pocket Ph active concentration increasing in channel.Index Terms—integrated circuit manufacturing,short channel effect,PMOSFET,pocket implant, anneal temperature1引言相关,而且与由漏极电压控制的横向电场也相关,这互补金属氧化物半导体(Complementary Metal-Oxide-Semiconductor,CMOS)电路是大规模集成电路技术的重要基石,而金属氧化物半导体场效应管(Metal-Oxide-Semiconductor Field Effect Transistor, MOSFET)则是CMOS电路的基本组成器件[l'2]o 在CMOS技术发展的五十多年时间里,为了实现更高的集成度、更优良的性能、以及更低的功耗,S! MOSFET器件特征尺寸不断减小。
MOSFET地短沟道效应
MOSFET的短沟道效应3MOSFET的短沟道效应MOSFE的沟道长度小于3um时发生的短沟道效应较为明显。
短沟道效应是由以下五种因素引起的,这五种因素又是由于偏离了理想按比例缩小理论而产生的。
它们是:(1)由于电源电压没能按比例缩小而引起的电场增大;(2)内建电势既不能按比例缩小又不能忽略;(3)源漏结深不能也不容易按比例减小;(4)衬底掺杂浓度的增加引起载流子迁移率的降低;(5)亚阈值斜率不能按比例缩小。
(A)亚阈值特性我们的目的是通过MOSFET的亚阈值特性来推断阈值电压到底能缩小到最小极限值。
对于长沟道器件而言,亚阈值电流由下式给出I「VnC d V t2 'expTGexp昔i…(8.1)L \、丿I M 丿也可以写成如下的形式s-s C d = =X d 2;s2.qN a"浮是热电压,“Sox ,在V DS 大于几个热电压时有W .2 ''V>S -V T "I D 拓厂》n C d V t 2 exp v G S V vL ……(8.4)L I -v t 丿对上式两边取对数ln I D =ln W%C d V t 2V GS;V T ……(8.5)IL 丿 "上式也可以写成从式(8.4 )中可以看出,当V GS -V T =O 时,即当栅—源 电压等于亚阈值电压时有亚阈值电流:I D V GS -V T =0 晋%C d/……(8.7)为了使V GS "时,器件可以关断,我们可以令(8.4 ) 中的V GS ",则有W . 2 ' -V T 1lD (V Gs=0)=^P n C d V t 2 exp^ ...…(8.8)如果规定关断时(当V GS ")的电流比在(当V GS =V T )的 电流小5个数量级,式(8.7)和式(8.8)的两边相除则 有W 2I D = — Pn C d V t exp L<Y1 - exp丿IY1 -exp-V DS肓丿(8.2)V GS -V T;-v t丿-V DS 'V t 」exp~V式中的C d 为单位面积耗尽区电容。
11-MOS-4-短沟道效应
The methods of avoiding latch-up: a) Reducing the current gains parasitic BJT b) A deeper well structure c) Using a heavily doped substrate d) With the trench isolation scheme
栅氧化层厚度
为降低SCE效应,栅氧化层要尽可能薄, 但需要考虑可靠性。 最大电场取 Fowler-Nordheim (F-N)隧 穿开启电场的 80%。即 5 MV/cm的 80%,为 4 MV/cm 例如:
工作电压2.5V 最大电场4 MV/cm 所以氧化层厚度
Xox = 2.5 V/4MV/cm = 65Å
x j − 1 L
For 5 µ, effect is negligible. But at 0.5 µ, VT0 reduced to 0.43 from 0.76 volts (∆VT0=0.33V)
0.8
Threshold Voltage (V)
0.7 0.6 0.5 0.4 0 1 2 3 4 5 6
CS ε s tox 1 QS =1+ =1+ =1+ COX 2VS 2COX 2ε ox xd max
N由tox、xd max决定,在长沟道MOS器件中,N是常数。
Al 栅 N 沟 MOS N x t ox V V
DS BS j A
,
− 3
= 10
15
cm
= 1 .5 µ m = 80 nm = 0 . 1V = 0V
(
)
(δVT
δVD )是漏致势垒降低效应(DIBL)
EDA技术探索之窄沟道效应与反窄沟道效应
1.引言EDA封锁,成为行业发展的关键词,也是群体焦虑。
在全球市场,有人比喻人擅于把危机化为机会,从《加快自主研发应用,让工业软件不再卡脖子》,到《破解科技卡脖子要打好三张牌》,即一要打好“基础牌”,提升基础创新能力;二要打好“应用牌”,加强对高精尖国货的应用;三是要打好“人才牌”,让人才留得住、用得上、有发展……,各种政策、举措和实际行动,处处彰显了我们中国科技的发展韧性。
我们EDA探索频道,今天迎来了第10期的特别内容——窄沟道效应与反窄沟道效应,下面就跟着小编一起来开启今天的探索之旅吧~2.MOSFET介绍从这个方向上包括了尽可能多的、我们感兴趣的信息,比如栅极(多晶硅,金属)、侧墙、源漏和沟道等等。
但是实际上,集成电路和器件是一个非常复杂的系统。
从更大视角俯视的角度来看,是这样子的。
集成电路俯视照片:来自R.S. Rai, S. Subramanian / Progress in Crystal Growth and Characterization of Materials 55 (2009) 63e97其中栅极方向与有源区方向呈垂直交错,中间白色的区域就是隔离区,或称为场区。
我们最常见的照片是沿着有源区方向做截面的,如果沿着栅极方向做截面,则可以看到完整的沟道和场氧化层的截面。
MOS器件剖面图:来自R.S. Rai, S. Subramanian / Progress in Crystal Growth and Characterization of Materials 55 (2009) 63e97从上图a中,我们可以读到“沟道长度”,而从b中我们可以读到“沟道宽度”。
实际上的沟道宽度往往要大于沟道长度,有些时候甚至是远远大于。
这与我们平时把矩形的长边长度叫“长度”,短边长度叫“宽度”的习惯不同。
当MOSFET微缩时,更复杂的物理效应往往会凸显出来。
对于沟道长度的减小,我们称为“短沟道效应“,包括DIBL,源漏穿通等等。
MOSFET短路分析
MOSFET短路分析MOSFET短路分析是针对金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,简称MOSFET)的一种电路分析方法,用于分析MOSFET在短路状态下的电流、电压等参数。
首先,我们需要了解MOSFET的结构和工作原理。
MOSFET是一种三端设备,包括放大器和开关两种工作模式。
它由一个N型或P型硅表面层(称为沟道)分成两部分,两端连接控制端(栅极)和源极,它的中间由绝缘层隔开。
当栅极电压变化时,栅极电场的作用会调节沟道的导电能力,从而调节源极和漏极之间的电流。
在正常工作状态下,MOSFET的源极和漏极之间会建立一个电流路径,电流由源极流向漏极。
当我们将栅极施加一个适当的电压,可以控制电流的大小,实现电流放大和开关控制。
然而,在一些情况下,MOSFET可能会出现短路的情况,即源极和漏极之间的电流过大,导致电路故障。
短路通常是由于MOSFET内部或外部的一些原因引起的,比如电压过高、温度过高、过电压等。
1.检查电路连接:首先需要检查MOSFET的引脚连接是否正确,确保源极、漏极和栅极与外部电路正确连接,没有接错或短路。
2.测量电路参数:使用万用表或示波器,测量MOSFET的源极-漏极之间的电阻,以判断是否存在短路故障。
如果电阻低于正常范围,可能存在短路。
3.检查外部电路:检查外部电路是否存在过电流或过电压的情况,例如过高的电压、短路的负载等。
这些因素可能导致MOSFET的短路故障。
4.检查温度:高温环境可能会引起MOSFET的短路故障。
因此,检查MOSFET周围的温度,并确保它没有超过其额定工作温度范围。
5.更换MOSFET:如果经过以上步骤检查后发现MOSFET确实出现短路故障,那么需要将其更换为一个新的MOSFET。
6.后续分析:对更换后的MOSFET进行测试,检查电路是否恢复正常工作。
如果仍然存在问题,可能需要进一步分析其他引起故障的因素。
第8章 短沟道MOSFET
第八章 短沟道MOSFET
• 8.1 短沟道效应
• 8.2 速度饱和 • 8.3 沟道长度调制 • 8.4 源漏串联电阻 • 8.5 MOSFET击穿 • 8.6尺寸缩小原理
8.1 短沟道效应
• 8.1.1二维等电势线和电荷共享模型
• 8.1.2漏感应势垒降低(DIBL) • 8.1.3二维Poisson’s方程 和侧向电场 • 8.1.4短沟阈值电压的解析表达式
侧向电场与侧向距离的模拟结果
--长沟和短沟器件
在长沟器件中,侧向电场可以忽略,耗尽层电荷主要受栅电压 控制,短沟器件中,侧向电场则很大
侧向电场与侧向距离的模拟结果
--低和高漏电压
随着侧向电场的的加强,源--漏控制耗尽层的电荷密度增加,同时 栅控制耗尽层的电荷密度降低。并且略微小于离化的电荷浓度,。
电荷共享模型描述
• 长沟道时,栅下面的电荷:
QB Wdm L
• 短沟时,栅下面的电荷正比
与梯形的面积:
Wdm ( L L) / 2 QB
Vt V fb 2 B 4 Si qN a B C ox
P型衬底
QB Vt V fb 2 B WLC ox
8.1.3二维Poisson’s方程 和侧向电场
二维Poisson’s方程
• 在短沟MOSFET中,侧向电场扮演着重要的角色,可以通过求
解二维Poisson’s方程得到:
2 i 2 i Si x 2 y 2
(3.63)
• 在耗尽区,可以忽略可动电荷,对于nMOSFET只有离化的受主
•
I dsat CoxW sat (Vg Vt )
1 2 eff (Vg Vt ) /(m sat L) 1 1 2 eff (Vg Vt ) /(m sat L) 1
短沟道效应原理
短沟道效应原理
短沟道效应原理是指在短沟道MOSFET中,电子在沟道中运动的距离短,因此当电场很强时,电子的速度会越来越大,电子的高速运动会导致电子的有效质量变大,从而降低了电子迁移率,增加了电阻。
此外,短沟道MOSFET的沟道长度也很短,因此电子的散射现象也会更加明显,从而增大了电阻。
短沟道效应会导致MOSFET的导通特性变差,也会影响其工作速度和可靠性。
因此,在设计短沟道MOSFET 时,需要采取措施来降低短沟道效应对器件的影响,如增加掺杂浓度、改变沟道形状等。
- 1 -。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
MOSFET 的短沟道效应3第8章 MOSFET 的短沟道效应MOSFET 的沟道长度小于3um 时发生的短沟道效应较为明显。
短沟道效应是由以下五种因素引起的,这五种因素又是由于偏离了理想按比例缩小理论而产生的。
它们是:(1) 由于电源电压没能按比例缩小而引起的电场增大;(2) 内建电势既不能按比例缩小又不能忽略; (3) 源漏结深不能也不容易按比例减小; (4) 衬底掺杂浓度的增加引起载流子迁移率的降低;(5) 亚阈值斜率不能按比例缩小。
(A ) 亚阈值特性我们的目的是通过MOSFET 的亚阈值特性来推断阈值电压到底能缩小到最小极限值。
对于长沟道器件而言,亚阈值电流由下式给出2exp 1exp ......(8.1)GS T DS D n d t t t V V V W I C V L V V μξ⎛⎫⎛⎫--=- ⎪⎪⎝⎭⎝⎭也可以写成如下的形式20exp 1exp exp 1exp ......(8.2)GS T DS D n d t t t GS DS D t t V V V WI C V L V V V V I V V μξξ⎛⎫⎛⎫--=- ⎪⎪⎝⎭⎝⎭⎛⎫⎛⎫-=- ⎪⎪⎝⎭⎝⎭式中的dC 为单位面积耗尽区电容。
sd dC x ε=== t kTV q=是热电压,1/dox CC ξ=+,在DS V 大于几个热电压时有2exp ......(8.4)GS T D n d t t V V WI C V L V μξ⎛⎫-≈⎪⎝⎭对上式两边取对数()2ln ln ......(8.5)GS TD n d t t V V W I C V L V μξ-⎛⎫=+ ⎪⎝⎭上式也可以写成2ln ......(8.6)GS T D t n d t V V I W V C V L ξμ⎛⎫⎪-= ⎪ ⎪⎝⎭从式(8.4)中可以看出,当0GST VV -=时,即当栅-源电压等于亚阈值电压时有亚阈值电流: ()20......(8.7)D GS T n d t WI V V C V Lμ-==为了使GST V V <时,器件可以关断,我们可以令(8.4)中的0GSV=,则有()20exp ......(8.8)T D GS n d t t V WI V C V L V μξ⎛⎫-==⎪⎝⎭如果规定关断时(当0GSV=)的电流比在(当GS T V V =)的电流小5个数量级,式(8.7)和式(8.8)的两边相除则有()()50exp 10......(8.9)0D GS T T D GS tI V V VI V V ξ-====得到亚阈值电压的最小值为5ln10......(8.10)T t V V ξ=如果1/10.76 1.76dox CC ξ=+=+=则亚阈值电压的最小值是5ln105 1.6726 2.3500T t V V mV mVξ==⨯⨯⨯=。
如果还想将阈值电压降低到400mV 左右,那么就要减小1/dox CC ξ=+的值,使1/ 1.34d ox C C ξ=+=。
考虑到温度对阈值电压的影响,按比例缩小阈值电压将更加困难。
阈值电压的温度系数1/TdVmV K dT=-。
导致阈值电压在温度范围(0-85℃)内的变化是85mV 。
制造工艺引起的最小变化也在50mV 之间。
工艺和温度引起的变化合计为135mV 左右。
因此,对增强型的MOS 器件其阈值电压一般都控制在0.50.9TV VV<<之间。
(B ) 短沟道效应使阈值电压减小对理想MOSFET 器件,我们是利用电荷镜像原理导出阈值电压的表达式。
见下图。
()()'''max 8.11mT ss SD Q Q Q +=式中忽略了沟道中的反型层电荷密度'nQ , ()'max SDa dTQ eN x =为最大耗尽层单位面积电荷密度。
这个电荷密度都由栅的有效面积控制。
并忽略了由于源/漏空间电荷区进入有效沟道区造成的对阈值电压值产生影响的因素。
图8.2a 显示了长沟道的N 沟MOSFET 的剖面图。
在平带的情况下,且源-漏电压为零,源端和漏端的空间电荷区进入了沟道区,但只占沟道长度的很小一部分。
此时的栅电压控制着沟道区反型时的所有反型电荷和空间电荷,如图8.2b 所示。
随着沟道长度的减小,沟道区中由栅压控制的电荷密度减小。
随着漏端电压的增大,漏端的空间电荷区更严重地延伸到沟道区,从而栅电压控制的体电荷会变得更少。
由于栅极控制的沟道电荷区中的电荷数量()'max SD Q会对阈值电压造成影响,如式(8.12)所示。
()()()''max 28.12ox TN ss ms Fp SD ox t V Q Q φφε⎛⎫=-++ ⎪⎝⎭我们可以用图8.3所示的模型,定量的计算出短沟道效应对阈值电压造成的影响。
假设源/漏结的扩散横向与纵向相等,都为jx 。
这种假设对扩散工艺形成的结来说是合理的,但对例子注入形成的结则不那么准确。
我们首先考虑源端、漏端和衬底都接地的情况。
在短沟道情况下,假定栅极梯形区域中的电荷有栅极控制。
在阈值反型点,降落在沟道区的空间电荷区上的势差为2Fpφ,源和漏结的内建电势差也约为2Fpφ,这表明这三个空间电荷区的宽度大体相等。
如图8.3a 。
()8.13s d dTx x x ==假定梯形区内的单位面积平均电荷密度为'BQ ,则有()'''228.142dT B a dT a L L x Q WL eN Wx L eN W ⎛⎫-⨯ ⎪=+⨯⎪ ⎪⎪⎝⎭上式可以写成()''8.152Ba dT L L Q eN x L ⎛⎫+= ⎪⎝⎭由图8.3b 可以看出,有如下关系:()'28.15L L a =-()8.16j a x +==()18.17j j a x x ⎫==⎪⎪⎭由(8.15)式()()'218.1822L L a L L aL L L+-+==-将(8.17)带入(8.18)()'118.192j x L L L L⎫+=-⎪⎪⎭带入(8.15)式()'118.20jBa dT x Q eN x L ⎡⎤⎫⎢⎥=-⎪⎪⎢⎥⎭⎣⎦与长沟道器件相比,短沟道器件阈值电压表达式应该写成()()''28.21ox TN B ss ms Fpox t V Q Q φφε⎛⎫=-++ ⎪⎝⎭()()()18.22ja dTTNoxTN TN x eN xV V V C L ⎡⎤⎫⎢⎥∆=-=-⎪⎪⎢⎥⎭⎣⎦短沟道长沟道考虑短沟道效应后,MOSFET 器件的阈值电压会降低。
在这个模型的假设下,只有减小源/漏结的深度和增大单位面积栅电容oxC ,才能降低阈值电压的偏移量。
另外,式(8.22)是建立在源、沟道、漏的空间电荷区都相等的假设基础上推导出来的,如果漏端电压增大,这会使栅控制的沟道电荷数量减少,'L 变短,使阈值电压变成了漏极电压的函数,随着漏极电压增大,N 沟器件的阈值电压也会减小。
()()1631472716101/214310,30,0.80.3 3.98.85410 1.15110/3010310ln 0.0259ln 0.3781.5104411.78.85410a ox j TN oxox oxa Fpt i s Fp dTa N N cm t nm L m x m V C F cm t N V Vn x eN μμεφεφ-----=⨯===∆⨯===⨯⨯⨯==⨯=⨯⎛⎫⨯⨯⨯⨯== ⎪⎝⎭习题:假定沟器件的参数是。
求阈值电压的减小量解:1/2519161916570.378 1.806100.181.61031011.610310 1.806100.311.151100.80.7530.1810.136ja dTTNoxcm mx eN xV C L Vμ-----⎛⎫=⨯= ⎪⨯⨯⨯⎝⎭⎡⎤⎫⎢⎥∆=-⎪⎪⎢⎥⎭⎣⎦⎡⎤⎫⨯⨯⨯⨯⨯=-⎢⎥⎪⎪⨯⎢⎥⎭⎣⎦=-⨯=-MOSFET 的窄沟道效应()()018.23B B B a dT a dT dT dT a dT Q Q Q eN WLx eN Lx x x eN WLx W ζζ=+∆=+⎛⎫=+ ⎪⎝⎭()8.24a dT dT TN ox eN x x V C W ζ⎛⎫∆=⎪⎝⎭MOSFET 结构的表面空间电荷区电荷、电场、电容为了更详细地分析表面空间电荷层的性质,可以通过求解泊松方程,定量地求出表面层中的电场强度、电势分布。
为此,我们取x 轴垂直于半导体的表面并指向体内,规定x 轴的原点在表面处。
表面空间电荷区中的电荷密度、电场强度和电势都是x 的函数。
在利用泊松方程求解之前,我们先做如下假设: (1)半导体的表面是无限大表面(表面尺寸远大于空间电荷区的宽度,尽管这种假设会带来误差,但其误差及其微小,可以忽略不计);这样我们可以利用一维的泊松方程求解。
(2)为了讨论更一般的情况,半导体中的掺杂为补偿掺杂(这一假设更符合实际,因为NMOS 器件的沟道大都是经过了补偿掺杂,以得到合适的阈值电压值;PMOS 器件的衬底N 阱的形成也是在P 型原始衬底经过补偿掺杂获得的)。
(3)在半导体内部,假定表面空间电荷电离杂质为一常数,且与体内相等,电中性条件成立,所以空间电荷区的净浓度()0x ρ=(4)其净掺杂表现为P 型半导体。
空间电荷区的净浓度可以写成如下形式:()()()......(8.25)d a p p x q N N p n ρ+-⎡⎤=-+-⎣⎦其中,da NN +-分别表示电离的施主杂质和电离的受主杂质浓度;如果在常温下杂质完全电离,则有0dp N n +=(这是因为我们假设其掺杂为补偿掺杂),0ap N p -=;,p p p n 分别表示x 点处的P 型半导体空穴(多子)浓度和电子(少子)浓度。
在上述假设下,一维泊松方程的表达式:()()22()......(8.26)d a p p s sd V x q N N p n dx ρεε+-⎡⎤=-=--+-⎣⎦ 将0dp Nn +=和0a p N p -=带入上式可以写成()()2002()......(8.27)p p p p s s d V x qn n p p dx ρεε⎡⎤=-=---+-⎣⎦上式中的sε是半导体的介电常数、括弧中的第一项是0()p p n n -是P 型衬底的过剩少子浓度,第二项0()pp pp -P型衬底的多子增量。
其表达式分别由下式表示:()()0000()exp 18.28exp 18.29()p p p t p t p p V p p p V V n V n n ⎡⎤⎛⎫--=-⎢⎥⎪⎝⎭⎣⎦⎡⎤⎛⎫=-⎢⎥⎪⎝⎭⎣⎦-将(8.28)和(8.29)两式带入式(8.27)的泊松方程:2002exp 1exp 1......(8.30)p p s t t d V q V Vp n dx V V ε⎧⎫⎡⎤⎡⎤⎛⎫⎛⎫-⎪⎪=----⎨⎬⎢⎥⎢⎥ ⎪ ⎪⎝⎭⎝⎭⎪⎪⎣⎦⎣⎦⎩⎭将上式两边同乘以dV ,左边可以写成22......(8.31)dVd d V dV dVdx dV dV d EdE dx dxdx dx⎛⎫⎪⎛⎫⎝⎭=== ⎪⎝⎭上式的E 是电压为V 时的电场强度。