实验六计数器及其应用
数字逻辑实验
数字逻辑实验指导书
实验者须知
一、明确实验目的
实验是为了验证理论，巩固所学理论知识，同时学习工程技术中许多书本上学不到的东西，学生在实验过程中可以运用已学过的理论去分析解决问题。再者为了训练学生的科学作风及不断提高实验技能等。
二、实验前的准备
实验前学生必须仔细阅读本次实验的内容，弄清楚实验的目的、任务、及进行实验的步骤，复习有关的理论，以便提高实验效率。
三、实验要求
1、遵守实验室规则，养成良好的实验作风；
2、实验时学生根据书中要求，在指定的仪器上进行连线，连线后应自己首先认真地检查一遍无误后，经指导老师检查，方可通电进行实验，否则，造成仪器及元件的损坏由本人负责；
3、在连线后出现一些故障这是难免的，学生此时要头脑冷静地检查原因，认真思考、判断，尽量独立地解决。因为排除故障是学生综合运用所学理论，训练自己分析问题，解决问题的能力的好机会。总之，不但要会分析正常线路的各点电位或波形，而且还要学会根据不正确的现象估计故障的可能性，通过对比进行观察，必要时可另行设置实验条件，判断问题所在，排除故障，以达到设计要求，提高实验能力；
4、实验中如果发生异常现象，应立即断电，保留现场，请指导教师检查原因。待教师允许继续进行实验时方可继续，不可私自处理；
5、实验完毕整理好仪器、导线、芯片。
四、实验报告内容
1、实验题目、任务、要求。
2、实验前进行理论分析、计算。
3、实验步骤，实验线路、实验记录。
4、电平及波形的分析、讨论。
5、结论(出现了故障如何排除的，通过实验有何体会与收获)
写实验报告是一个综合运用所学理论解决实际问题的过程，它不仅可以对所学的理论加深理解，还可以培养学生分析问题，解决问题的能力，实验报告应当写的简明扼要，有事实，有分析，有结论。成为一份科学实践的总结，不要写成实验指导书的复制品，更不要抄袭和伪造实验内容。
数电实验之计数器
计数器
一实验目的
1、掌握中规模集成计数器的逻辑功能及使用方法。
2、学习运用集成电路芯片计数器构成N位十进制计数器的方法。
二实验原理
计数器是一个用以实现计数功能的时序器件，它不仅可以用来记忆脉冲的个数，还常用于数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多，按构成计数器中的各个触发器输出状态更新是否受同一个CP脉冲控制来分，有同步和异步计数器，根据计数制的不同，分为二进制、十进制和任意进制计数器。根据计数的增减趋势分，又分为加法、减法和可逆计数器。另外，还有可预置数和可编程功能的计数器等。目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器芯片。
如：异步十进制计数器74LS90，4位二进制同步计数器74LS93，CD4520，4位十进制计数器74LS160、74LS162；4位二进制可预置同步计数器CD40161、74LS161、74LS163；4位二进制可预置同步加/减计数器CD4510、CD4516、74LS191、74LS193；BCD码十进制同步加/减计数器74LS190、74LS192、CD40192等。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列就能正确使用这些器件。
例如74LS192同步十进制可逆计数器，具有双时钟输入十进制可逆计数功能；异步并行置数功能；保持功能和异步清零功能。74192功能见表
表19.1
*表中符号和引脚符号的对应关系：
CR = CLR—清零端；
LD= LOAD—置数端（装载端）
CP U = UP—加计数脉冲输入端
实验六 数字钟实验
图 6 -5
整点报时电路图
5
数字电路实验
当“分” “秒”计数器计时到 59 分 50 秒时， “分”十位的 Q 个位的 Q
Q Q Q 0101 ， “分” D 4 C 4 B 4 A4
Q Q Q 1001 ， “ 秒 ” 十 位 的 Q Q Q Q 0101 ， “秒”个位的 D3 C 3 B3 A3 D 2 C 2 B 2 A2
6、 报时电路的：保持步骤 5 的连线不变，将“报时输出”接扬声器的输入端（实验
箱右下角） ， “报时高音”和“报时低音”分别接信号源单元的 1KHZ，500HZ 信号。 将分位调整到 59 分，当秒位计时到 51 秒时，扬声器将发出 1 秒左右的告警音， 同样在 53 秒，55 秒，57 秒均发出告警音，在 59 秒时，将发出另外一种频率的告 警音，提示此时已经是整点了，同时秒位和分位均变成 00，秒位重新计时，小时 位加 1。 7、 以上均是先连线，然后上电做实验。 六、实验预习要求 1． 复习计数器、译码器及七段数码管的的原理及使用。 。 2． 绘出实验各组成部分的详细电路图。 3． 准备好实验用的表格等。 4． 仔细阅读实验指导书，弄清楚每一部分的实验原理。 七、实验报告要求 1． 绘出整个实验的线路图。 a) 分析、总结实验结果。 b) 思考：若将小时电路改为“24 翻 1” ，则应作什么修改？若要给电路加上整点报时 功能，几点则报几声，电路又该如何修改？ c) 级连时如果出现时序配合不同步，或尖峰脉冲干扰，引起逻辑混乱，试思考如何 消除这些干扰和影响。 d) 显示中如果出现字符变化很快，模糊不清，试思考如何消除这种现象。 八、元件分布图
实验六 集成计数器的应用讲课教案
图7-2 7490内部逻辑图
本实验中使用的另外一种计数器为74193，它是一个可预置同步十六 进制加减计数器，管脚图如图7-3所示，内部逻辑图如图7-4所示。其 中COUNTDOWN、COUNTUP为时钟脉冲输入端，分别为向上和向下 计数；DATAA~DATAD为并行数据输入端口；CLEAR为异步清零信号 端；LOAD为置位端，将并行输入端口的数据传送到输出端； BORROW为借位端；CARRY为进位端；QA~QD为计数输出端口。
此课件下载可自行编辑修改，仅供参考！ 感谢您的支持，我们努力做得更好！谢谢
图7-3 74193管脚图
图7-4 74193内部逻辑图
本实验中用到的器件还有7475，它是一个四位的锁存器，管脚图如图7-5所示。 其中D1~D4为数据输入端；G12、G34为锁存控制端，当控制端信号无效时， 数据传送至输出端，控制信号有效时，实现锁存，输出保持不变；Q1~Q4为 数据输出端。
5、74193为可预置同步十六进制加减计数器，搭建电路，验证74193的 并行输入功能和可逆计数功能，并注意观察起借位和进位，作Fra Baidu bibliotek其状态
表。（74193的clr接0，load接1，两个时钟输入端一个接高电 平，另外一个接脉冲输入）
6、（选作）用计数器和数据选择器74153，实现一个信号为1001序列发 生器，写出设计过程，并用实验来验证设计是否正确，记录实验结果。
数电实验报告：计数器及其应用-计数器应用实验报告
数字电子技术实验报告
实验四：计数器及其应用
一、实验目的：
1、熟悉常用中规模计数器的逻辑功能。
2、掌握二进制计数器和十进制计数器的工作原理和使用方法。
二、实验设备：
1、数字电路实验箱；
2、74LS90。
三、实验原理：
1、计数是一种最简单基本运算，计数器在数字系统中主要是对脉冲的个
数进行计数，以实现测量、计数和控制的功能，同时具有分频功能。计数
器按计数进制分有：二进制计数器，十进制计数器和任意进制计数器；按
计数单元中触发器所接收计数脉冲和翻转顺序分有：异步计数器，同步计
数器；按计数功能分有：加法计数器，减法计数器，可逆（双向）计数器
等。
2、74LS90是一块二-五-十进制异步计数器，外形为双列直插，NC表示
空脚，不接线，它由四个主从JK触发器和一些附加门电路组成，其中一个
触发器构成一位二进制计数器；另三个触发器构成异步五进制计数器。在
74LS90计数器电路中，设有专用置“0”端R0（1），R0（2）和置“9”端S9（1）
S9（2）。。其中前两个为异步清0端，后两个为异步置9端。CP1, CP2为两个
时钟输入端；Q0~Q3为计数输出端。当R1=R2=S1=S2=0时，时钟从CP1引
入，Q0输出为二进制；从CP2引入，Q3输出为五进制。时钟从CP1引入，
二Q0接CP1,则Q3Q2Q1Q0输出为十进制（8421码）；时钟从CP2引入，而
Q3接CP1，则Q0Q3Q2Q1输出为十进制（5421码）。
四、实验原理图及实验结果：
1、实现0～9十进制计数。
1）实验原理图如下：（函数信号发生器：5V 3Hz 偏移2.5V方波）
计数器及其应用的实验原理
计数器及其应用的实验原理
1. 什么是计数器？
计数器是一种电子数字逻辑电路，用于计算和记数。它由触发器和逻辑门组成，根据输入信号的变化来记录和显示一个有序的数字序列。计数器可以实现加法、减法、乘法和除法等运算。
2. 计数器的工作原理
计数器基于触发器工作，触发器是一种可以存储和改变其状态的电子开关。常
见的触发器有RS触发器、JK触发器和D触发器。计数器根据触发器的状态改变
来计数。
2.1 二进制计数器
二进制计数器是最常用的计数器类型。它由多个触发器按照一定顺序串联而成，每个触发器表示一个二进制位（0或1）。当计数器接收到时钟信号时，触发器按
照设定的计数模式改变其状态，从而实现计数功能。
2.2 计数模式
计数器可以采用不同的计数模式，如递增计数、递减计数、加法计数和减法计
数等。计数模式根据输入信号的变化来确定计数的方向和方式。
3. 计数器的应用
3.1 秒表
计数器可用于制作秒表。通过将计数器连接到一个时钟信号源，每个时钟周期
就会触发计数器计数一次。当需要计时时，可以启动计数器并显示经过的时间。
3.2 频率计
计数器可以用来测量和显示信号的频率。通过将计数器连接到输入信号，每个
计数器计数周期都会表示输入信号的一个完整周期。根据计数器计数的频率，可以得到输入信号的频率。
3.3 数字表
计数器可以用于制作数字表。通过将计数器的输出与数码管连接，可以实现数
字表对时间、温度、湿度等数值的显示。通过控制计数器的计数速度，可以调整数字表的刷新速率。
3.4 电子游戏
计数器还可以用于制作电子游戏。通过将计数器的输出与游戏的计分系统连接，可以实现计分的功能。玩家的得分通过计数器累加并显示在游戏界面上。
数字电路 实验 计数器及其应用 实验报告
实验六计数器及其应用
一、实验目的
1．学习用集成触发器构成计数器的方法
2．掌握同步计数的逻辑功能、测试方法及功能扩展方法
3．掌握构成任意进制计数器的方法
二、实验设备和器件
1．+5V直流电源2．双踪示波器
3．连续脉冲源4．单次脉冲源
5．逻辑电平开关6．逻辑电平显示器
7．译码显示器
8．CC4013×2（74LS74）
CC40192×3（74LS192）
CC4011（74LS00）
CC4012（74LS20）
三、实验原理
计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。计数器计数时所经历的独立状态总数为计数器的模（M）。计数器按模可分为二进计数器（M=2n）、十进计数器（M=10n）和任意进制计数器（M≠2n、M≠10n）。
按计数脉冲输入方式不同，可分为同步计数和异步计数。
按计数值增减趋势分为：加法计数器、减法计数器和可逆（加/减）计数器。
1．用D触发器构成异步二进制加/减计数器
图6-1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D触发器接成T 触发器，再由低位触发器的Q端和高一位的CP端相连接。
若将图6-1稍加改动，即将低位触发器的Q端与高一位的CP端相连接，即构成了一个4位二进制减法计数器。
2．中规模十进制计数器、十六进制计数器
（1）CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能。
当清除端CR为高电平“1”时，计数器直接清零；CR置低电平则执行其它功能。
实验六-集成计数器的应用
图7-1 7490管脚图
图7-2 7490内.部逻辑图
本实验中使用的另外一种计数器为74193, 它是一个可预置同步十六进 制加减计数器, 管脚图如图7-3所示, 内部逻辑图如图7-4所示。其中 COUNTDOWN、COUNTUP为时钟脉冲输入端, 分别为向上和向下计 数；DATAA~DATAD为并行数据输入端口；CLEAR为异步清零信号端； LOAD为置位端, 将并行输入端口的数据传送到输出端；BORROW为 借位端；CARRY为进位端；QA~QD为计数输出端口。
实验六 集成ቤተ መጻሕፍቲ ባይዱ数器的应用
实验目的
理解分频和计数的概念，掌握任意进制计数器的构成方法
实验原理
计数器是一种能够记录输入脉冲个数的时序电路，在数字系统中使用非 常广泛，不仅能用于对时钟脉冲计数，还可以用于分频、定时、产生节 拍脉冲和脉冲序列以及进行数字运算等。
计数器的种类繁多。按照计数器中触发器是否同时翻转，可以分为同步 计数器和异步计数器。在同步计数器中，各个触发器的时钟脉冲是一样 的，所以触发器的翻转是同时发生的，这种电路结构称为同步时序电路。 在异步计数器中，触发器的翻转有先有后，即各个触发器时钟信号不同， 这种电路结构称为异步时序电路。
按照计数器计数过程中数字增减分类，可以把计数器分为加法计数器、 减法计数器和可逆计数器。按照计数器中数字的编码方式又可以分成二 进制计数器、二-十进制计数器、循环. 码计数器等。
实验_六计数、译码和显示电路(Y)
（1）含有具有记忆元件（最常用的是触发器）
（2）具有反馈通道。
时序逻辑电路的设计方法
计数wenku.baidu.com的实现步骤
1、确定计数器时序并绘制状态图。 2、次态表。从状态图推导次态表。 3、触发器转换表。给出每个转换所需要的触发器输入，转 换表与所选触发器类型有关。 4、根据转换表写出触发器输入的卡诺图，每个触发器的输 入都有一个卡诺图。 5、根据卡诺图写出触发器输入的逻辑表达式，画出逻辑电 路图。
2016/11/20
24
化简和自启动检查
Q3Q2 Q1 0 1 00 0 0 01 1
Q3n+1
11 1 1
10 0
Q3Q2 Q1 0 1
00 0 1
01 1
Q2n+1
11 0 1
10 0
Q3Q2 Q1 0 1
00 1 1
01 1
Q1n+1
11 0 0
10 0
Q3Q2 Q1 0 1
① 写出 S7-1 的二进制代码 ② 写出反馈置数函数 ③ 画电路图 & 1 CP CTT Q0 Q1 Q2 Q3 CTP CT74LS160 CO CR LD D0 D1 D2 D3 1 S7-1 = S6 = 0110 LD = Q2 Q1
方案 2： 用 “160” 的后七个状态 0011 ~ 1001 实现七进制计数。 计数顺序 计 数 器 状 态 进位输出 Q3 Q2 Q1 Q0 CO 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 0 0 0 0 0 取 D3 D2 D1 D0 = 0011 LD = Q3 Q0
实验六、定时器／计数器应用实验 报告
实验名称：六、定时器／计数器应用实验日期：见自己实验数据得分：
同组人：不填指导教师：马惠兰
一、实验目的
1.掌握51单片机定时器／计数器的基本结构、工作原理和工作方式。
2.掌握定时器／计数器T0、T1工作在定时器和计数器两种状态下的编程方法。
3.学习和掌握定时器／计数器工作在定时器和计数器两种状态下，分别采用中断和查询
方式控制的编程方法。
4.熟练掌握利用软件扩展定时器／计数器量程的原理和编程技巧。
二、实验设备
PC机一台，TD-NMC单片机实验系统一套
三、实验内容
设定时器/计数器工作于定时方式，定时时间为100ms，每当100ms到申请中断。
每10秒种将A的内容循环左移一次，送P1口显示。
四、实验原理
51单片机有2个16位的定时器/计数器，分别是T0和T1。它们有两种工作状态，可以工作在定时方式和计数方式；定时是对内部的机器周期进行加法计数，计数是对外部输入的计数脉冲进行加法计数，T0的外部计数脉冲从P3.4引脚输入，T1的外部计数脉冲从P3.5引脚输入；计数满产生溢出，硬件使定时器/计数器T0、T1的中断请求标志TF0、TF1置位；如果定时器/计数器允许中断，则可以采用中断方式进行溢出处理，而如果定时器/计数器不允许中断，则可以采用查询方式进行溢出处理。
若定时器/计数器T0工作在定时状态，在实验系统的晶振频率f OSC=12MH Z时，T0工作在方式1，16位最大计数量程，最长的定时时间是65mS多，要想实现10S定时，必须对T0进行量程扩展。实验中采用R7进行软件扩展，即R7对T0定时50mS进行计数，计数200次就是定时10S。每10S对累加器A进行一次左移，然后送P1口显示。
同步计数器的设计实验报告
同步计数器的设计实验报告
同步计数器的设计实验报告篇一：实验六同步计数器的设计实验报告
实验六同步计数器的设计
学号：
姓名：
一、实验目的和要求
1．熟悉JK触发器的逻辑功能。
2．掌握用JK触发器设计同步计数器。
二、实验仪器及器件
三、实验预习
1、复习时序逻辑电路设计方法。
⑴逻辑抽象，得出电路的状态转换图或状态转换表
①分析给定的逻辑问题，确定输入变量、输出变量以及电路的状态数。通常都是取原因（或条件）作为输入逻辑变量，取结果作输出逻辑变量。
②定义输入、输出逻辑状态和每个电路状态的含意，并将电路状态顺序编号。
③按照题意列出电路的状态转换表或画出电路的状态转换图。通过以上步骤将给定的逻辑问题抽象成时序逻辑函数。
⑵状态化简
①等价状态：在相同的输入下有相同的输出，并且转换到同一次态的两个状态。
②合并等价状态，使电路的状态数最少。
⑶状态分配
①确定触发器的数目n。因为n个触发器共有2n种状态组合，所以为获得时序电路所需的M个状态，必须取2n1＜M2n
②给每个电路状态规定对应的触发器状态组合。
⑷选定触发器类型，求出电路的状态方程、驱动方程和输出方程
①根据器件的供应情况与系统中触发器种类尽量少的原则谨慎选择使用的触发器类型。
②根据状态转换图（或状态转换表）和选定的状态编码、触发器的类型，即可写出电路的状态方程、驱动方程和输出方程。
⑸根据得到的方程式画出逻辑图
⑹检查设计的电路能否自启动
①电路开始工作时通过预置数将电路设置成有效状态的一种。
②通过修改逻辑设计加以解决。
⑺设计步骤简图
图3 设计步骤简图
2、按实验内容设计逻辑电路画出逻辑图。设计思路详情见第六部分。电路图如下：
实验六集成计数器的应用
同步/异步清零： 实验六集成计数 器支持同步或异 步清零操作，方 便用户进行计数 器复位。
输入时钟频率： 实验六集成计数 器的输入时钟频 率较高，能够满 足高速计数需求。
实验六集成计数器 的应用前景
智能家居：集成计数器可实现智能家居设 备的自动化控制和智能管理，提高生活便 利性和舒适度。
工业自动化：集成计数器在工业自动化 领域中可用于实现生产线的自动化控制 和监测，提高生产效率和产品质量。
随着人工智能技术的不断发展，实验六 集成计数器的应用前景将更加广泛，可 应用于智能家居、智能安防、智能医疗 等领域。
实验六集成计数器在人工智能领域的应用 前景具有创新性和实用性，可推动人工智 能技术的进一步发展。
实验六集成计数器在人工智能领域的应 用前景具有良好的经济效益和社会效益， 可促进人工智能产业的快速发展。
集成计数器在数字控制系统 中的应用概述
集成计数器在数字控制系统 中的具体应用案例
集成计数器在数字控制系统 中的优势和局限性
实验六集成计数器 的实现方式
利用专用集成电路实现 利用可编程逻辑器件实现 利用微处理器实现 利用FPGA/CPLD等可编程芯片实现
使用Verilog或VHDL等硬件描述语言编写计数器代码 将代码输入到EDA工具中进行仿真和综合 将生成的网表文件下载到FPGA或ASIC中 通 过 J TA G 或 A S I C 编 程 器 进 行 硬 件 配 置 和 调 试
实验六定时器计数器应用实验报告
实验六定时器计数器应用实验报告
一、实验目的
本实验的目的是通过对定时器计数器的应用实验，加深对定时器和计数器工作原理的理解，掌握定时器的使用方法，并能灵活应用到实际工程中。
二、实验原理
定时器是一种常用的计时设备，它可以在微处理器或微控制器系统中用于各种计数、计时和频率测量应用。我们所面对的实验中使用的定时器是软件定时器，其工作原理是通过编程方式配置定时器的时钟源和计数器的计数范围，然后在主程序中通过中断或轮询的方式来读取计数器的值，从而实现不同的定时器功能。
计数器是一种用于计数的设备，它可以对外部信号的频率进行计数。在本实验中，我们使用计数器来计算外部信号的脉冲数，并将计数结果显示出来。
三、实验材料
1. STC89C52 单片机开发板
2. 4位数码管
3. 杜邦线若干
4. 外部信号发生器
四、实验步骤
1. 连接电路图如下所示：
（此处省略电路图）
2. 打开 Keil μVision 软件并新建一个工程，选择合适的单片机型号。
3. 在主程序中初始化定时器和计数器，设置适当的时钟源和计数范围。
4. 设置外部中断，用于触发计数器开始计数。
5. 在中断服务程序中编写计数器处理逻辑，获取计数值并进行相应的操作。
6. 在主循环中，根据需求配置定时器，比如实现不同的定时功能，或者将计数结果显示在数码管上。
7. 编译、烧录程序到单片机开发板上，并进行实验验证。
五、实验结果
经过实验，我们成功地实现了定时器计数器的应用功能。通过设置不同的计数范围和外部触发条件，我们能够准确地计算出外部信号的脉冲数，并将计数结果显示出来。同时，我们还实现了不同的定时功能，比如周期性触发中断、定时器中断延时等。
什么是计数器它有哪些应用
什么是计数器它有哪些应用计数器是一种计算和记录特定事件发生次数的设备或程序。它被广泛应用于各个领域，包括计算机科学、电子工程、物流管理等。本文将介绍计数器的定义和原理，并讨论其在不同领域的应用。
一、计数器的定义和原理
计数器是一种用于计算和记录特定事件发生次数的设备或程序。它基于触发器、逻辑门和时钟信号等组成，能够在特定条件下进行增加或减少计数。计数器可按照不同的进制进行计数，最常用的是二进制计数器。
计数器的基本原理是根据时钟信号的脉冲进行计数操作。当计数器接收到一个时钟信号的脉冲时，它会根据设定的计数方式（增加或减少）进行计数操作。计数器的输出值可以通过数码管、LED灯或其他显示设备进行显示。
二、计数器的应用
1. 数字电子技术中的计数器应用
计数器在数字电路中起着重要的作用。它可以用于频率测量、计数分频、实现各种时序控制电路等。在数字电子技术中，计数器主要通过触发器和逻辑门构成，通过时钟信号进行计数操作。
2. 计算机科学中的计数器应用
计数器在计算机科学中也有广泛的应用。在计算机的微处理器中，计数器被用于指令计数、程序计数器、中断计数等。它可以记录程序执行的步骤，实现程序的跳转和控制。
3. 物流管理中的计数器应用
计数器在物流管理中也扮演着重要的角色。例如在仓储管理中，计数器可以用于统计货物的进出数量，准确记录存货情况。此外，计数器还可以用于跟踪货物的运输状态，确保货物按时到达目的地。
4. 其他领域中的计数器应用
计数器还被广泛应用于其他领域。例如在交通领域，计数器可以用于车辆流量统计，实现交通流量监控和交通管理。在科学实验中，计数器可以用于统计粒子的探测次数，实现实验数据的准确记录。
计数器的设计与应用实验报告
计数器的设计与应用实验报告
实验目的：
1.了解集成电路74LS163的性能及其应用；
2.掌握计数器的设计与应用。
实验原理：
计数器是用于计数的一个基本电路，计数器可以用来实现正向计数、反向计数、随意
计数等功能，常用于时序电路、频率测量电路、模拟电路、数字逻辑电路中。74LS163是
一种4位二进制计数器，可以实现正向或者反向计数，通过设置各个输入端的状态并控制
时钟信号的变化实现不同的计数功能。
实验设备：
数字训练板、万用表、直流电源、示波器、74LS163芯片、14Pin插座
实验步骤：
1.将计数器芯片74LS163插入14Pin插座中，用万用表测量各个脚位之间的连接情
况；
2.将4位7段数码管与芯片74LS163相连，并根据芯片引脚的不同接法，设置好各个
脚位的状态，实现不同的计数功能；
3.连接示波器、直流电源等设备，将信号线分别连接到芯片74LS163的各个引脚上；
4.在设计的条件下，给芯片74LS163提供时钟信号，观察计数器的计数功能是否正常，必要时进行调整。
实验结果：
实验中，通过设计与调试，成功地实现了计数器的功能，包括正向计数、反向计数、
随意计数等多种功能，并通过连接示波器观测到了计数器在不同状态下输出的波形信号，
验证了计数器的正确性。
实验总结：
本实验通过对计数器的设计与应用，让我更深入地了解了计数器的性能与应用，掌握
了基本的设计方法。同时，还发现在调试计数器时，时钟信号的稳定性对计数器的正确性
很重要，因此需要选用合适的时钟信号源并保证其稳定性。通过实验，我认为有必要研究计数器的更高级应用，提高自己的水平与能力。
计数器及其应用实验报告总结
计数器及其应用实验报告总结
计数器是一种基本的数字电路，在实验中我们学习了几种常见的计数器，并且了解了它们的原理和应用。通过实验，我对计数器的工作原理和设计方法有了更深入的理解。以下是我对实验的总结。
首先，我们学习了二进制计数器。二进制计数器是一种最常见的计数器类型，它可以进行二进制计数，最简单的二进制计数器是3位二进制计数器，能够计数从0到7。通过该实验，我了解了二进制计数器的原理，如何设计和实现二进制计数器。
其次，我们学习了十进制计数器。十进制计数器是一种可以进行十进制计数的计数器。在实验中，我们使用了74LS90芯片来构建十进制计数器，该芯片能够计数从0到9。通过实验，我学习了十进制计数器的原理和设计方法，并且了解了如何将二进制计数器转换为十进制计数器。
此外，我们还学习了分频器和频率计数器。分频器是一种能够将输入频率分频的电路，它可以将一个高频率信号分频为一个较低的频率信号。频率计数器则是一种能够测量输入信号频率的电路。通过实验，我对分频器和频率计数器有了更深入的了解，并且学会了如何设计和实现这些电路。
总的来说，通过这次实验，我对计数器有了更加深入的理解。我学会了计数器的原理和设计方法，以及它们在数字电路中的应用。这些知识对于我的学习和实际应用都非常有帮助。通过实验，我也更加深入地体会到了数字电路的实际操作和应用。
我相信这些知识和经验将对我的未来学习和研究产生积极的影响。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验六计数器及其应用
一、实验目的
1、学习用集成触发器构成计数器的方法
2、掌握中规模集成计数器的使用及功能测试方法
3、运用集成计数计构成1/N分频器
二、实验原理
1、用D触发器构成异步二进制加／减计数器
图1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D触发器接成T'触发器，再由低位触发器的Q端和高一位的CP端相连接。
图1 四位二进制异步加法计数器
2、中规模十进制计数器
CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图2所示。
图2 CC40192引脚排列及逻辑符号
图中LD—置数端 CP
U —加计数端 CP
D
—减计数端
CO—非同步进位输出端BO—非同步借位输出端
D
0、D
1
、D
2
、D
3
—计数器输入端
Q
0、Q
1
、Q
2
、Q
3
—数据输出端 CR—清除端
CC40192（同74LS192，二者可互换使用）的功能如表9－1，说明如下：
表9－1
3、计数器的级联使用
图3是由CC40192利用进位输出CO控制高一位的CP
U
端构成的加数级联图。
图3 CC40192级联电路
4、实现任意进制计数
(1) 用复位法获得任意进制计数器
假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N，用复位法使计数器计数到M时置“0”，即获得M进制计数器。如图4所示为一个由CC40192
十进制计数器接成的6进制计数器。
(2) 利用预置功能获M进制计数器
图4 六进制计数器
三、实验设备与器件
1、＋5V直流电源
2、双踪示波器
3、连续脉冲源
4、单次脉冲源
5、逻辑电平开关
6、逻辑电平显示器
7、译码显示器
8、 CC4013×2（74LS74）、CC40192×3（74LS192）、CC4011（74LS00） CC4012（74LS20）
四、实验内容
1、用CC4013或74LS74 D触发器构成4位二进制异步加法计数器。
(1) 按图9－1接线，R
D 接至逻辑开关输出插口，将低位CP
端接单次脉冲源，
输出端Q
3、Q
2
、Q
3
、Q
接逻辑电平显示输入插口，各S D接高电平“1”。
(2) 清零后，逐个送入单次脉冲，观察并列表记录 Q
3～Q
状态。
(3) 将单次脉冲改为1HZ的连续脉冲，观察Q
3～Q
的状态。
(4) 将1Hz的连续脉冲改为1KHz，用双踪示波器观察CP、Q
3、Q
2
、Q
1
、Q
端波
形，描绘之。
5) 将图9－1电路中的低位触发器的Q端与高一位的CP端相连接，构成减法计
数器，按实验内容2)，3)，4)进行实验，观察并列表记录Q
3～Q
的状态。
2、测试CC40192或74LS192同步十进制可逆计数器的逻辑功能
(1) 清除：CR=1
(2) 置数：CR＝0，数据输入端输入任意一组二进制数，令LD= 0，观察计数译码显示输出。
(3) 加计数：CR＝0，LD＝CP
D ＝1，CP
U
接单次脉冲源。
(4) 减计数：CR＝0，LD＝CP
U ＝1，CP
D
接单次脉冲源。
3、图9－3所示，用两片CC40192组成两位十进制加法计数器，输入1Hz连续计数脉冲，进行由00—99累加计数，记录之。
4、按图4电路进行实验，记录之。