FPGA夏宇闻Verilog学习笔记1

V erilog 数字系统设计教程 学习笔记

1

FPGA 学习

由于工作上的需要，现在又开始学习新的芯片，估计以后会在FPGA 和DSP 这两个方向有发展，以前学的ARM 现在可以待业休息了等待新的起点。虽然大学的时候学习过《EDA 技术与VHDL 》这门课程，但是我至今才知道VHDL 语言是FPGA 的设计语言之一。有一个好的指导老师是非常重要的，进入公司后由于实行的是导师制，指导我的导师就让我看《V erilog 数字系统设计教程》，学习一样东西有一本好书是非常重要的，就如同学习C 语言看谭浩强老师的教程，同样学习FPGA 看夏宇闻老师的书一样，确实学到了很多东西，而且会一直研读。

不管学习单片机，ARM ，DSP 还是FPGA 上机练习是非常重要的，所以在学习夏宇闻老师的教程时我就把书中的上机练习题自己练习一遍，并做简要的记录。

设计平台：Quartus II 11.1sp2 Web Edition 仿真平台：ModelSin10.0c Starter Editon

上机练习一 简单的组合逻辑设计

由于是第一个练习，我会将具体的软件使用过程都列出来，方便同我一样的学习者学习。 1、建立一个新的工程

弹出对话框，直接

Next

设置工程目录F:/FPGA V erilog test/lesson1，工程名compare，顶层设计模块名compare

如果你已经有一些要加入工程的文件，可以再该步将文件加入到工程中，没有则直接Next

这一步是选择你需要的设计芯片，由于我们只学习V erilog语言，所以芯片选择随意

V erilog 数字系统设计教程 学习笔记

3

选择仿真语言和综合工具

最后显示我们选择的信息，确认填写是否正确

2、一些参数的设置

设置未使用引脚属性，选择Device and Pin Options

V erilog 数字系统设计教程 学习笔记

5

设置为输入三态

3、这里我们可以编写测试程序

选择V erilog HDL File

编写测试程序

保存到工程目录下

V erilog 数字系统设计教程学习笔记

4、进行程序的编译和综合

编译结果

7

5、进行testbench的设计，运行

这样就在F:\FPGA V erilog test\lesson1\simulation\modelsim文件夹下生成一个compare.vt的文件，我们打开该文件，并进行内容修改

修改前

V erilog 数字系统设计教程学习笔记

全部覆盖，写入自己的测试代码

6、testbench的相关设置

9

编译testbench

设置Test Benches…

V erilog 数字系统设计教程学习笔记

新建

Ok，设置完成

7、进行仿真测试

11

直接启动ModelSim，得到仿真结果

放大

V erilog 数字系统设计教程学习笔记

由波形图可以知道，我们编写的比较器是正确的。

13