单片机原理与应用-6中断系统与定时计数器

中断的功能
实现CPU与外部设备的速度配合以及 分时操作 实现实时控制 实现故障的及时发现及处理 实现人机联系
中断的相关概念
１、中断的本质
CPU在执行当前程序的过程中，插入了另外一段程序的运行，相当 于调用了一个子程序。换句话说中断的本质是硬件调用子程序的过程。 2、中断源
能产生中断的外部和内部事件统称为中断源。
高优先级中断源能中断低优先级中断 源的中断处理
MCS-51中断系统
MCS-51中断结构 MCS-51的中断应用编程
MCS-51中断系统的组成
P3.2 p3.3
⑴中断源：五个中断源，外部中断源为 INT0、 INT1，可选择低电平有效或下 降沿有效；内部中断源为T0、T1溢出中断；串行口的发送和接收部件共用一个中 断源。 ⑵中断请求标志：五个中断请求的标志位相应为IE0、IE1、 TF0、 TF1、 TI/RI。
⑶中断允许：两级串联式的中断允许。 EA=1时，开CPU 中断；开某个中断源中 断时，置位该中断源的中断允许位EX0、 EX1、 ET0、ET1、ES。
⑷中断优先级管理：有两组优先级，即高优先级组与低优先级组，同组时还由硬件 规定有优先级的顺序（称自然优先级） 。
中断源 INT0
0 IT0 1
中断允 中断 中断请 许寄存器 总允许 求标志 EA EX0 IE0
断请求标志位。所以在电平触发方式中，在中断返回前应撤消
INTi
引脚上的低电平，否则将再次中断造成出错。

当外部中断设置为边沿触发方式时，CPU在每个机器周期的S5P2期间 采样 INTi 引脚，若在连续两个机器周期分别采样到（先）高、（后） 低不同电平，则将中断请求标志位置“1”，此标志一直保持到CPU响 应中断时，才由硬件自动清除 。所以在边沿触发方式中，为保证CPU
⑴外部中断 外部中断0（ INT0 ）和外部中断1（ INT1 ）。其中断请求信号分别由P3.2， P3.3引脚输入。可以有低电平有效的电平触发、下跳沿 边沿触发这两种触发方 式，分别由 IT0 和 IT1 进行设置；一旦外部中断信号有效，则将 TCON 中的 IE0 或 IE1 标志位置1，可向CPU申请中断。 ⑵定时器/计数器中断 定时器中断是MCS-51单片机内部 定时器/计数器0 和 定时器/计数器1 定时时间 到或计数值满产生溢出时，将 TCON 中的 TF0 和 TF1 置位，向CPU申请中断。 ⑶串行口中断 串行口接收和发送部件共用一个中断源，当串行口接收或发送完一帧数据时，将 TCON 中的中断标志位 RI 或 TI 置1，向CPU申请中断。
程序通过设置IP寄存器可按需要把各中断源的优 先级设置成高、低2级。它们遵循2条基本原则：
1、低优先级中断可以被高优先级中断所中 断，反之不能； 2、一种中断（不管是什么优先级）一旦得 到响应，与它同级的中断不能再中断它。
如何实现这2条规则的？
MCS-51的中断系统内部包含着两个不可寻址的“优先级激 活”触发器。一个指示某高优先级的中断正在得到服务，所 有后来的中断都被阻断。另一个指示某个低优先级的中断正 在得到服务，所有同级的中断请求都被阻断，但不阻断高优 先级中断请求。 当CPU同时收到几个同一优先级的中断请求时，哪一个的请 求将优先得到服务，取决于内部的硬件查询顺序，CPU将按 自然权优先级顺序确定响应哪个中断请求，其自然权优先级 由硬件形成，次序可参见表6-1中所示
3、中断优先级 多个中断源同时申请中断时，或者CPU正在处理某个中断源的服务 程序时，又有了另一中断源申请中断，CPU必须区分哪个中断更重要，从 而决定优先处理哪个事件，这就是中断优先级问题。 4、中断的嵌套 当低优先级的中断源正在享用中断服务时，若优先级比它高的中断源 提出申请中断，这时要求CPU能够停下低优先级中断源的中断服务转而去 执行更高优先级别中断源的服务程序，待完成了高优先级中断的服务程序 之后，再返回原程序的断点继续执行被打断的低优先级中断服务程序“中断”，是指CPU执行正常程序时，系统中出现特殊请求，CPU 暂时中止当前的程序，转去处理更紧急的事件（执行中断服务程序）， 处理完毕（中断服务完成）后，CPU自动返回原程序的过程。
作用：采用中断技术可以提高CPU效率、解决速度矛盾、实现并行 工作、分时操作、实时处理、故障处理、应付突发事件，可使多项 任务共享一个资源（CPU）。
· TI：发送中断标志位。
CPU响应中断时不能硬件清除TI位，必须由软件清除。
中断允许寄存器 IE 结构
D7 IE EA 位地址 AFH ES ACH ET1 ABH EX1 AAH ET0 A9H EX0 A8H D6 D5 D4 D3 D2 D1 D0
·EA:中断总控制位，EA=1，CPU开放中断。EA=0，CPU禁止所有中断。 · ES:串行口中断控制位，ES=1允许串行口中断，ES=0，屏蔽串行口中断。 · ET1:定时/计数器T1中断控制位。ET1=1，允许T1中断，ET1=0，禁止T1中断。 · EX1:外部中断1中断控制位，EX1=1，允许外中断1中断，EX1=0，禁止外中断1 中断。 · ET0:定时/计数器T0中断控制位。ET0=1，允许T0中断，ET0=0，禁止T0中断。 · EX0:外部中断0中断控制位，EX0=1，允许外中断0中断，EX0=0，禁止外中断0 中断。
一、中断
MCS-51单片机的中断系统
计算机与外界的联系是通过外部设备（也称为外设、输入 / 输出设备或I/O设备）与外界联系的。计算机与外设之间不是直接 相连的，而是通过不同的接口电路来达到彼此间的信息传送的目的。
计算机与外设之间交换信息的方式： （1）无条件传送方式：外设对计算机来说总是准备好的。 （2）查询传送方式：传送前计算机先查询外设的状态，若已经准备 好就传送，否则就继续查询/等待。 （3）中断传送方式：外设通过申请中断的方式与计算机进行数据传 送。 （4）直接存储器存取方式(DMA)：传送数据的双方直接通过总线传 送数据, 不经CPU中转。
(12)中断返回：中断返回是把程序运行从中断处理程序转回到被中断的程序
中去，通过中断返回指令RETI来完成，RETI除具有子程序返回指令RET所具有 的全部功能之外，还有清除中断响应时被置位的优先级状态、开放较低级中断、 自动开中断等功能（可省去第⑾步骤）。
中断的控制方法
实现中断及返回 能实现优先权排队
中断执行的一般过程：
(1) 外部设备发出脉冲信号向CPU申请中断；
(2) CPU在每条指令执行时均检测是否有中断请求； (3) 若检测到有中断申请，则根据计算机目前状态决定是否响应中断；
(4) 若要响应中断，则需判别产生中断申请的中断源；
(5) CPU响应中断时，把程序断点处的PC值压入堆栈保存起来，以备中断处理 完毕后能够返回程序的被中断处；
MCS-51单片机中断源的矢量地址
中断源 矢量地址 同级自然优先级
INT0 外部中断0中断
T0定时器0中断
0003H 000BH 0013H
最高
INT1 外部中断1中断
T1定时器1中断
R1或T1串行口中断
001BH
0023H 最低
MCS-51的中断控制
与中断系统有关的特殊功能寄存器有:
TCON :定时器/计数器的控制寄存器 SCON :串行口控制寄存器 IE :中断允许寄存器 IP :中断优先级管理寄存器 MCS-51的中断控制通过对这4个SFR的操作来实现。
中断优先级管理寄存器 IP 结构
IP 位地址 D7 D6 D5 D4 D3 D2 D1 D0
-
-
-
PS
BCH
PT1
BBH
PX1
BAH
PT0
B9H
PX0
B8H
·PS:串行口中断口优先级控制位，PS=1，串行口中断声明为高优先级中断， PS=0，串行口定义为低优先级中断。 ·PT1:定时器1优先级控制位。PT1=1，声明T1为高优先级中断， PT1=0， 定义定时器1为低优先级中断。 ·PX1:外中断1优先级控制位。PX=1，声明外部中断1为高优先级中断， PX1=0，定义外部中断1为低优先级中断。 ·PT0:定时器0优先级控制位。PT0=1，声明T0为高优先级中断， PT0=0， 定义定时器0为低优先级中断。 ·PX0:外中断0优先级控制位。PX0=1，声明外部中断0为高优先级中断， PX0=0，定义外中断0为低优先级中断。
在两个机器周期内检测到由高至低的负跳变，输入高电平和低电平的持
续时间起码要保持12个振荡器周期即一个机器周期的时间。
串行口控制寄存器 SCON 结构
SCON 位地址 D7 D6 D5 D4 D3 D2 D1 D0
-
-
-
-
-
-
TI
99H
RI
98H
· RI：接收中断标志位；
CPU响应中断时不能硬件清除RI位，必须由软件清除。
当某个中断源的中断请求被CPU响应之后，CPU将自动 把该中断源的中断入口地址（又称中断矢量地址）装入PC，中 断服务程序即从该地址开始执行。 MCS-51单片机各中断源的中断矢量地址是固定的，参 见表。由表可见，每个中断矢量地址只占8个单元，因此一般在 此地址单元中存放一条跳转指令，跳至用户安排的中断服务程 序的入口处。
中断与子程序的最主要区别：子程序是预先安排好的，中断是随 机发生的。
中断涉及的几个环节：中断源、 中断申请、开放中断、保护现场、 中断服务、恢复现场、中断返回。
中断的基本概念
中断的作用和功能 中断的相关概念 中断的实现方法
中断的作用
由于资源有限，面对多项任务同时 要处理时，就会出现资源竞争的现象。 中断技术就是为了解决资源竞争的 一个可行的方法，采用中断技术可使多 项任务共享一个资源。
中断优先 级寄存器 PX0 高 优 先 级 中断转移 入口