数字电路ch7
合集下载
ch7数字系统分析
例7.11 顺序脉冲发生器
P276 序列信号发生器
◆在数字信号的传输和数字系统的测试中， 有时需要用到一组特定的串行数字信号。 如：‘00010111’。
◆这种特定的串行数字信号叫做序列信号。
◆产生序列信号的电路称为序列信号发生 器。
例7.12 序列信号发生器
原理：
பைடு நூலகம்
CP Q2(A2) Q1(A1) Q0(A0)
0
0
0
0
1
0
0
1
2
0
1
0
3
0
1
1
4
1
0
0
5
1
0
1
6
1
1
0
7
1
1
1
Y Y=D0=1 Y=D1=1 Y=D2=1 Y=D3=0 Y=D4=1 Y=D5=0 Y=D6=0 Y=D7=0
原理：
CP
11 1 0 1 0 0 0
Y
∴ 电路为脉冲序列信号发生器
例7.13 可控分频器
原理：
若I7=0，则Y2Y1Y0=000，YEX=0，使 D3D2D1D0=0000,此时74LS161为十六进 制计数器；
数器74LS161组成的可控分频器 8. 试用74LS194和74LS160组成跳频信号发生器
1
∧
1 CP
习题课 数字系统的综合
1. 试用两片74LS148接成16线-4线优先编码器 2. 试用两片CC14585组成一个8位数值比较器 3. 试用2片74LS283和1片74LS85组成BCD码加法器 4. 试用两片4位加法器74283和4片移位寄存器74LS194
组成硬件算法电路 5. 试用74LS161和74LS138组成顺序脉冲发生器 6. 试用74LS161和74LS151组成的序列信号发生器 7. 试用8线-3线优先编码器74LS148和同步四位二进制计
ch7信号的运算和处理-基本运算电路2
方法小结：1.列出关键结点的电流方程，如N点和P点。
2.根据虚短(地)、虚断的原则，进行整理。
(7-6)
7.2.2
加减运算电路
作用：将若干个输入信号之和或之差按比 例放大。
类型：同相求和和反相求和。
方法：引入深度电压并联负反馈或电压串联 负反馈。这样输出电压与运放的开环 放大倍数无关，与输入电压和反馈有 关。
(7-4)
二、同相比例运算电路
电压串联负反馈，故输入电阻视为无穷大，输出电阻为零。
结构特点：信号从同相端输入。
由“虚短”和“虚断”特点可知 uＩ
补偿电阻R2 = R1 // RF
i+ = i- = 0； R1 所以 u- uO R1 RF
u- = u+ = uＩ 相当于信号与同相端直接相连 所以 R1 uO uI R1 RF RF RF )uI (1 )u+ 得： uo (1 R1 R1
因此若有N个信号输入(都过相同阻值R1后 联反相端)，则只需求出这N个信号与uM之 间的关系（后面的反相求和运算电路中会 出现），然后代入上式即可!
R2 uM - (uI1 uI2 uI3 ) R1
R2 R4 R4 uo - (1 + )(uI1 uI2 uI3 ) R1 R2 R3
R1 24k R2 30k R3 12k R4 80k
注：本题如果没有 R4 ，则无法 做到R1//R2=R3//RF ，出现冲突。。
(7-13)
缺点：要求R1//R2//R4=R3//RF，阻值的调整计算不方便。
• 作业
自测题：一(3)(4); 习题：7.1(1)(2)(4)(5) 7.2——给出理由说明 7.5——要求先画出图解电路，再计算 7.6 7.7 7.8
数字电路09ch7时序模块
N 0 1 2 3 4 5 6 7 8 9
提问：该电路 态序表 QD QC QB QA 的输出有多少 个状态？ 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 QCC=0 1 1 1 0 1 1 1 1
加法计数
0 1 1 0
LD: 同步预置，低电平有效。
QD QA:高位低位 P、T：使能端，多片级联。 QCC：进位输出端。
CT74161功能表
输 CP Ф R 0 LD Ф Ф 入 P(S1) T(S2) A B C D Ф ФФФФ 0 保 保 计 输 0 出 0 持 持 数 0
Q A QB QC QD
↑
Ф Ф ↑
“1111”，进位QCC = TQAQBQCQD =1。第16个
CP作用后，输出恢复到0000状态，QCC = 0。
74LS161波形图
2. 四位二进制同步计数器CT74163
CT74163功能表
输 CP R LD 入 P(S1) T(S2) A B C D
CT74161功能表
输 出
QA QB QC Q D
方法一:采用 异步清零、 加法计数。
M = (147)10
0 1 1 0 0 0 1 0 0 0 0 0 1 0
=(10010011)2
需要两片CT74193
（2）接成M>16的计数器
例:用CT74193设计M=147 计数器
方法二:采用 减法计数、 异步预置。 利用QCB端 M = (147)10 =(10010011)2
计数器。
CPB 入QD QB出
CPA、CPB: 时钟输入端 R01、R02: 直接清零端 Sg1、Sg2 : 置9端
提问：该电路 态序表 QD QC QB QA 的输出有多少 个状态？ 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 QCC=0 1 1 1 0 1 1 1 1
加法计数
0 1 1 0
LD: 同步预置，低电平有效。
QD QA:高位低位 P、T：使能端，多片级联。 QCC：进位输出端。
CT74161功能表
输 CP Ф R 0 LD Ф Ф 入 P(S1) T(S2) A B C D Ф ФФФФ 0 保 保 计 输 0 出 0 持 持 数 0
Q A QB QC QD
↑
Ф Ф ↑
“1111”，进位QCC = TQAQBQCQD =1。第16个
CP作用后，输出恢复到0000状态，QCC = 0。
74LS161波形图
2. 四位二进制同步计数器CT74163
CT74163功能表
输 CP R LD 入 P(S1) T(S2) A B C D
CT74161功能表
输 出
QA QB QC Q D
方法一:采用 异步清零、 加法计数。
M = (147)10
0 1 1 0 0 0 1 0 0 0 0 0 1 0
=(10010011)2
需要两片CT74193
（2）接成M>16的计数器
例:用CT74193设计M=147 计数器
方法二:采用 减法计数、 异步预置。 利用QCB端 M = (147)10 =(10010011)2
计数器。
CPB 入QD QB出
CPA、CPB: 时钟输入端 R01、R02: 直接清零端 Sg1、Sg2 : 置9端
Ch7基本IO接口
I/O地址范围为0～FFFFH
IBM PC只使用了1024个I/O地址(0～3FFH)
7.1.3 I/O端口地址的译码
IOW 、 IOR 、 A15 ～ A0 OUT指令将使总线的 IOW 信号有效 IN指令将使总线的 IOR 信号有效 当接口只有一个端口时，16位地址线一般应全部参与译 码，译码输出直接选择该端口；当接口具有多个端口时， 则16位地址线的高位参与译码（决定接口的基地址）， 而低位则用于确定要访问哪一个端口。 例如： 某外设接口有4个端口，地址为2F0H～2F3H，则 其基地址为2F0H，由A15～A2译码得到，而A1、A0用来确 定4个端口中的某一个。
符号
形状
7段码 .gfedcba
00111111 00000110 01011011 01001111 01100110 01101101 01111101 00000111
符号
形状
7段码 .gfedcba
01111111 01100111 01110111 01111100 00111001 01011110 01111001 01110001
I/O接口要解决的问题
速度匹配(Buffer) 信号电平和驱动能力(电平转换器、驱动器) 信号形式匹配(A/D、D/A) 信息格式(字节流、块、数据包、帧) 时序匹配(定时关系) 总线隔离(三态门)
I/O接口的功能 I/O地址译码与设备选择
把选中的外设与总线相接，未选中的与总线隔离（高阻态）
存储器
DMA控制器的工作过程
1）当外设准备好，可以进行DMA传送时，外设向 DMA控制器发出“DMA传送请求”信号（DRQ） ； 2）DMA控制器收到请求后，向CPU发出“总线 请求”信号HOLD，表示希望占用总线；
Ch7_数字逻辑电路的时序分析
7.3.3 输出相关的时序参数
• 时序逻辑电路的输出分为摩尔型输出和米利型输出两种。
• 摩尔型输出由系统状态决定，米利型输出则由系统内部状 态和外部输入共同决定。
• 在一个数字电路中可能同时存在两种类型的输出，如图7.4 所示。
图7.4 米利类型和摩尔类型的输出相关的时序参数
7.3.3 输出相关的时序参数
2016/5/26
7.2.3 寄存器传输级描述
• 寄存器传输(Register Transfer Lecel,RTL)最初用于描述数字电 路的一种设计方法，寄存器传输设计方法中，设计者必须详 细说明数据在不同寄存器之间处理以及传输的过程。 • 寄存器传输级设计使用中等规模的模块作为基本单元，所以 术语寄存器传输现在也被用于描述基于中等规模模块抽象层 次的设计。 • 本书的大部分内容都讲述RTL级的数字系统设计。
• 为了满足建立时间约束，两个电路的时序参数必须满足以 下条件：
TC 2O ( system1) Tnext (max) Tsu TC
7.4 组合逻辑传播延迟
7.4.1 3
组合逻辑传播延迟的定义
7.4.2 3
传播延迟产生的后果
7.4.3 3
传播延迟的计算
7.4 组合逻辑传播延迟
• 数字电路由工作在开关状态的晶体管组成，晶体管的开(导 通)关(截止)时间与晶体管的物理尺寸和加工工艺等因素有 关。 • 实际的数字器件都是有延迟的，本节从介绍数字器件的延迟 开始，通过实例介绍数字系统的最高工作频率的计算方法。 • 虽然本节介绍计算方法在实际电路设计中可以由综合软件实 现，但本节介绍的这些计算方法内容对于数字系统设计依然 很重要:
• 随着EDA技术的发展，目前会有许多的专门的时序分析工具 （ quartus软件中timequest ， linux版本的primetime时序分析 软件）用于数字电路的时序分析。时序分析软件自动对电路 进行时序分析，并给出时序分析的详细报表。
通信电路ch07_1
通信电路ch07_1
（2）环路滤波器 （LF ）传递函数
直通电路
RC积分 滤波器
无源比例积分滤波器
理想积分滤波器
通信电路ch07_1
比例积分滤波器频率特性
无源
有源
理想
比例积分滤波器在高频时它有一定增益，利于环路的捕捉， 而且其传递函数中引入了一个零点，增加了环路的稳定性。
通信电路ch07_1
（3）压控振荡器 (VCO)特性
通信电路ch07_1
AGC控制特性的设计
o AGC的控制作用，一般在接收机放大级实现，例如对高频 放大器的控制，对主中放的第一中放或第二级中放的控制等。 放大器的受控级数，通常取决于系统的要求。
总放大器输入信号的动态范围 总放大器输出电压的容许变化量
放大器的总增益 制倍数为：
式中 为总放大器的最大电压增益，其值一般出现在输入信号为最 小值时； 为总放大器的最小电压增益，其值一般发生在输入信号 为最大时。
o 根据需要比较和调节的参量不同，反馈控制电路分为 三类：
自动增益控制（AGC） 自动频率控制（AFC） 锁相环路(PLL)
通信电路ch07_1
反馈控制系统的组成和工作原理
1、反馈控制系统原理框图如下：
比较器 e(t) r(t)
可控设备
y(t)
反馈环节
o 反馈控制电路的特点
n 自动调节系统。若电路的输入、输出量之间的关系偏离 了预定的关系式，比较器将检测并输出相应的误差电压， 该电压去控制可控设备对输出量进行调节，最后使输入、 输出量之间接近预定的关系－－ 改善系统性能
通信电路ch07_1
7.1.2 PLL的环路方程
返回
假定压控振荡器工作在线性控制区 :
自动控制原理ch7(本1)——1
n −1 Re s [ E ( z ) z ] z → zi 求出e(nT ) ∑ i =1 k
式中 Re s[ E ( z ) z n−1 ] z → zi 表示函数E ( z ) z n−1在极点 zi 处的留数。
当z （ i i = 1,2,
, k）为单极点时，
Re s[ E ( z ) z n−1 ] z → zi = lim ( z − zi )E ( z ) z n −1
式中，si 是X ( s)的 ri 重根；n——互不相同的极点个数。
例7.4
X ( s) =
1 , 求X(z)。 2 s
d ⎡ 2 1 z ⎤ = X ( z) = ⎢s ⋅ 2 ⋅ T0 s ⎥ ds ⎣ s z − e ⎦ s = 0
例7.5
0 − z −T0 e T0 s
(z − e )
T0 s
香农（Shannon）采样定理
连续信号的频谱：
其中， E (jω)为连续信号e(t)的傅氏变 ωh为连续信号频谱中的最大角频率。
采样信号的频谱： 当ωs>2ωh （ωs为采样角频率）
当ωs<2ωh
若采样器的输入信号e(t)具有有限带宽，且有直到ωh的频 率分量，则使信号f(t)完满地从采样信号f*(t)中恢复过来的采样 周期T，必须满足：
− at
归纳解题思
3） 留数计算法
n
r −1 z ⎤⎫ ri z ⎤ n ⎧ 1 di ⎡ ⎡ = − s s X ( s ) X ( z ) = ∑ res ⎢ X ( si ) i) ri −1 ⎢( sT0 ⎥ ⎬ siT0 ⎥ ∑ ⎨ z − e ⎦ ⎭ s = si z − e ⎦ i =1 ⎩ (ri −1)! ds ⎣ ⎣ i =1
式中 Re s[ E ( z ) z n−1 ] z → zi 表示函数E ( z ) z n−1在极点 zi 处的留数。
当z （ i i = 1,2,
, k）为单极点时，
Re s[ E ( z ) z n−1 ] z → zi = lim ( z − zi )E ( z ) z n −1
式中，si 是X ( s)的 ri 重根；n——互不相同的极点个数。
例7.4
X ( s) =
1 , 求X(z)。 2 s
d ⎡ 2 1 z ⎤ = X ( z) = ⎢s ⋅ 2 ⋅ T0 s ⎥ ds ⎣ s z − e ⎦ s = 0
例7.5
0 − z −T0 e T0 s
(z − e )
T0 s
香农（Shannon）采样定理
连续信号的频谱：
其中， E (jω)为连续信号e(t)的傅氏变 ωh为连续信号频谱中的最大角频率。
采样信号的频谱： 当ωs>2ωh （ωs为采样角频率）
当ωs<2ωh
若采样器的输入信号e(t)具有有限带宽，且有直到ωh的频 率分量，则使信号f(t)完满地从采样信号f*(t)中恢复过来的采样 周期T，必须满足：
− at
归纳解题思
3） 留数计算法
n
r −1 z ⎤⎫ ri z ⎤ n ⎧ 1 di ⎡ ⎡ = − s s X ( s ) X ( z ) = ∑ res ⎢ X ( si ) i) ri −1 ⎢( sT0 ⎥ ⎬ siT0 ⎥ ∑ ⎨ z − e ⎦ ⎭ s = si z − e ⎦ i =1 ⎩ (ri −1)! ds ⎣ ⎣ i =1
ch7数字电子钟的制作-计课件
当需要调整时间时，可以通过校时电 路对显示时间进行校准和调整。
数字电子钟的硬件设
02
计
石英晶体振荡器
01
02
03
工作原理
石英晶体振荡器利用石英 晶体的压电效应产生稳定 的振荡信号，为数字电子 钟提供基准频率。
作用
石英晶体振荡器是数字电 子钟的核心元件，其稳定 的频率输出为计数器提供 准确的计时基准。
作用
在数字电子钟中，译码器用于将计数器输出的二进制数转换为相应 的七段数码管显示码，以实现时间显示的驱动。
选择要点
选择具有适当输入位数和输出路数的译码器，以满足数字电子钟的时 间显示需求。
LED显示模块
01
工作原理
LED显示模块利用发光二极管的发光特性，通过控制二极管的导通状态
来显示不同的字符或数字。
实时时钟芯片
使用实时时钟芯片，如 DS1302或DS1307，它们 可以提供稳定的时钟信号。
网络时间协议
通过网络获取标准时间， 使用NTP服务器同步时间。
时间计数与显示
秒计数器
使用一个计数器变量来记录经过的秒数，每秒递 增。
显示驱动程序
编写显示驱动程序，将时间数据显示在LCD或LED 显示屏上。
动态刷新
功能测试
精度测试
对数字电子钟的各个功能进 行测试，如时间显示、闹钟、 定时器等，确保其功能正常。
对数字电子钟的时间显示精 度进行测试，如日误差、月 误差等，确保其精度符合要 求。
环境适应性测试
将数字电子钟置于不同的环 境条件下，如高温、低温、 潮湿等，观察其是否能正常 工作，检验其环境适应性。
数字电子钟的应用与
元器件的焊接与装配
焊接
根据电路设计，将元器件焊接到PCB 板上。焊接时要保证焊点质量，避免 虚焊、假焊等现象。
数字电子钟的硬件设
02
计
石英晶体振荡器
01
02
03
工作原理
石英晶体振荡器利用石英 晶体的压电效应产生稳定 的振荡信号，为数字电子 钟提供基准频率。
作用
石英晶体振荡器是数字电 子钟的核心元件，其稳定 的频率输出为计数器提供 准确的计时基准。
作用
在数字电子钟中，译码器用于将计数器输出的二进制数转换为相应 的七段数码管显示码，以实现时间显示的驱动。
选择要点
选择具有适当输入位数和输出路数的译码器，以满足数字电子钟的时 间显示需求。
LED显示模块
01
工作原理
LED显示模块利用发光二极管的发光特性，通过控制二极管的导通状态
来显示不同的字符或数字。
实时时钟芯片
使用实时时钟芯片，如 DS1302或DS1307，它们 可以提供稳定的时钟信号。
网络时间协议
通过网络获取标准时间， 使用NTP服务器同步时间。
时间计数与显示
秒计数器
使用一个计数器变量来记录经过的秒数，每秒递 增。
显示驱动程序
编写显示驱动程序，将时间数据显示在LCD或LED 显示屏上。
动态刷新
功能测试
精度测试
对数字电子钟的各个功能进 行测试，如时间显示、闹钟、 定时器等，确保其功能正常。
对数字电子钟的时间显示精 度进行测试，如日误差、月 误差等，确保其精度符合要 求。
环境适应性测试
将数字电子钟置于不同的环 境条件下，如高温、低温、 潮湿等，观察其是否能正常 工作，检验其环境适应性。
数字电子钟的应用与
元器件的焊接与装配
焊接
根据电路设计，将元器件焊接到PCB 板上。焊接时要保证焊点质量，避免 虚焊、假焊等现象。
数电ch7模拟与数字混合系统及应用
C
CC
C
定时器状态翻转为 当vC上升到 2 VCC 时, 定时器状态翻转为 ,内部放电 翻转为0, 3 导通; 管TD导通; 1 电容C通过 通过R 放电, 下降, 又从0翻 电容 通过 2,TD放电,vC下降,降至 3 V 时,vO又从 翻 12 转到1,内部放电管T 截止. 转到 ,内部放电管 D截止.
CC
振荡频率的计算: 振荡频率的计算:
1)矩形波高电平时间t 即充电时间: O 1)矩形波高电平时间tPH,即充电时间: vo 矩形波高电平时间
tPH =(R1+R2)Cln2≈0.7(R1+R2)C
2 V 3 1 V 3
vc
CC CC
t tPH
tPL
2)矩形波低电平时间t 即放电时间: 2)矩形波低电平时间tPL,即放电时间: 矩形波低电平时间
3) 当vI1< 2 VCC, vI2> 1 VCC时,比较器 1输出高电平, 比较器C 输出高电平,
6
4) 当vI1> 2 VCC, vI2< 1 VCC时, v 5
3 3 比较器C 输出低电平, 比较器 1输出低电平,
CO
VCC 8 5k
RD 4
vI1 6
5k vI2 2 7
-
+C1
R
& Q
2 V 3 1 V 3
CC CC
vc
O t
vo
O tPH tPL t
当电源接通时,电容 上初始电压为 上初始电压为0,电源V 当电源接通时,电容C上初始电压为 ,电源 CC通过 1 充电, 上升, 由于2端 R1和R2对电容 充电,vC上升,在v < 3 V 时,由于 端, 对电容C充电 6端相连,定时器处于置1状态,内部放电管 D截止; 端相连, 状态, 端相连 定时器处于置 状态 内部放电管T 截止; 2 VCC 电路状态保持, vo仍为 ; 当vC上升到:1 VCC <v < 上升到:3 电路状态保持 保持, 仍为1; 3
CC
C
定时器状态翻转为 当vC上升到 2 VCC 时, 定时器状态翻转为 ,内部放电 翻转为0, 3 导通; 管TD导通; 1 电容C通过 通过R 放电, 下降, 又从0翻 电容 通过 2,TD放电,vC下降,降至 3 V 时,vO又从 翻 12 转到1,内部放电管T 截止. 转到 ,内部放电管 D截止.
CC
振荡频率的计算: 振荡频率的计算:
1)矩形波高电平时间t 即充电时间: O 1)矩形波高电平时间tPH,即充电时间: vo 矩形波高电平时间
tPH =(R1+R2)Cln2≈0.7(R1+R2)C
2 V 3 1 V 3
vc
CC CC
t tPH
tPL
2)矩形波低电平时间t 即放电时间: 2)矩形波低电平时间tPL,即放电时间: 矩形波低电平时间
3) 当vI1< 2 VCC, vI2> 1 VCC时,比较器 1输出高电平, 比较器C 输出高电平,
6
4) 当vI1> 2 VCC, vI2< 1 VCC时, v 5
3 3 比较器C 输出低电平, 比较器 1输出低电平,
CO
VCC 8 5k
RD 4
vI1 6
5k vI2 2 7
-
+C1
R
& Q
2 V 3 1 V 3
CC CC
vc
O t
vo
O tPH tPL t
当电源接通时,电容 上初始电压为 上初始电压为0,电源V 当电源接通时,电容C上初始电压为 ,电源 CC通过 1 充电, 上升, 由于2端 R1和R2对电容 充电,vC上升,在v < 3 V 时,由于 端, 对电容C充电 6端相连,定时器处于置1状态,内部放电管 D截止; 端相连, 状态, 端相连 定时器处于置 状态 内部放电管T 截止; 2 VCC 电路状态保持, vo仍为 ; 当vC上升到:1 VCC <v < 上升到:3 电路状态保持 保持, 仍为1; 3
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
T2
RC
1n UOL
[UTH (UOH UOL UTH
UOL )]
(7 – 5)
*第7章 脉冲信号的产生与变换电路 若R1+RS>>R，则RE≈R，UE≈UOH，公式7 - 2和7-5就可化简
T1
RC
1n 2UOH UTH UOL UOH UTH
T1
RC
1n 2UOL UTH UOH UOL UTH
*第7章 脉冲信号的产生与变换电路 2） 振荡周期的计算
C
1
1
R
RS
1
u1
u2
u3
u4
G1
G2
G3
u1(uO)
0 u2
0
uO
u3
T2
T1
图 7-5 图7 - 3电路的工作波形
t
t
t UTH＋ (UOH － UOL ) UTH t UTH－ (UOH － UOL )
*第7章 脉冲信号的产生与变换电路 (1) T1的计算： 对应于T1段有 τ1 = REC u4(0+) = UTH-(UOH-UOL ) u4(∞) = UE
*第7章 脉冲信号的产生与变换电路
*第7章 脉冲信号的产生与变换电路
7.1 多谐振荡器 7.2 单稳态触发器 7.3 施密特触发器 7.4 555定时器
*第7章 脉冲信号的产生与变换电路
7.1 多 谐 振 荡 器
7.1.1 环形振荡器
uI1 1
uI2 1
uI3 1 uO
G1
G2
G3
图 7-1 最简单的环形振荡器
T 2Nt pd
*第7章 脉冲信号的产生与变换电路 2．带RC延迟电路的环形振荡器
C
1
1
R
RS
1
u1
u2
u3
u4
uO
G1
G2
G3
图 7-3 带RC延迟电路的TTL环形振荡器
*第7章 脉冲信号的产生与变换电路
RC延迟电路的加入不仅增大了传输延迟时间， 降低了振 荡频率，而且可以通过改变R、C的大小实现对振荡频率的调节。 由于RC延迟电路的延迟时间远大于门电路的传输时延tpd，所以 在分析电路时通常不考虑tpd的影响。另外，为了防止u4为负电 平 时 流 过 G3 门 输 入 端 箝 位 二 极 管 的 电 流 过 大 （ 不 应 超 过 20 mA）， 通常在G3门的输入端串联一个100 Ω左右的限流电阻RS。
根据RC电路暂态响应的公式，
T1
RC
1n U E
[UTH (UOH U E UTH
UOL )]
(7 – 2)
*第7章 脉冲信号的产生与变换电路
其中, RE和UE是根据戴维南定理求得的等效电阻和等效电压 源，
RE
R
//(R1
RS
)
R(R1 TS ) R R1 RS
(7 – 3)
UE
UOH R
*第7章 脉冲信号的产生与变换电路
uI1(uO) tpd t
uI2 tpd t
uI3 tpd t
图7 - 2 工作波形
*第7章 脉冲信号的产生与变换电路
图7 - 2是图7 - 1电路的工作波形，不难得出其振荡周期T = 6tpd。 同理，由N个（N为不小于3的奇数）非门首尾依次相连构 成的环形电路都能产生自激振荡，若忽略各个门之间传输时延 tpd的差别，
*第7章 脉冲信号的产生与变换电路
1）
假设在t = 0时接通电源，电路的初始状态为u1 =uo = UOH, 则 G1门的输出u2 = UOL， 由于此时电容尚未充电， 而且电容上的 电压是不会发生突变的， 所以G3门的输入u4 =u2 = UOL， 从而使 得G3门的输出uo维持在高电平。这就是电路的第一个状态。但这 个状态是不稳定的，这是因为: 对于G2而言，其输入u2为低电平， 而其输出u3必为高电平，则u3就会通过电阻R对电容C充电，同 时G3门的输入级也会通过电阻Rs对电容C充电，如图7 - 4（a） 所示。 随着充电的进行，u4将按照指数规律逐渐上升，当u4上 升 到 G3 门 的 阈 值 电 平 UTH 时 ， 电 路 的 状 态 发 生 翻 转 ： u1 =uo =UOL→u2 = UOH→u3 =UOL，由于电容上的电压不会发生突变， u4将随u2产生一个正跳变，幅度升高到UTH+(UOH-UOL)，从而使 G3门的输出uo维持在低电平。这就是电路的第二个状态。
*第7章 脉冲信号的产生与变换电路
同样，电路的第二个状态也是不稳定的，电容C将通过电阻R放 电， 如图7 - 4（b）所示。随着放电的进行，u4将按照指数规 律逐渐下降，当u4下降到G3门的阈值电平UTH时，电路的状态 发生翻转：u1 = uo = UOH → u2 = UOL → u3 = UOH，u4将随u2产 生一个负跳变，幅度下降到UTH-(UOH-UOL)，从而使G3门的输 出uo维持在高电平。即电路又返回到第一个状态。此后，电路 又重复上述过程，不停地在两个暂稳态之间转换，形成了连续 振荡，这样就在G3门的输出端产生了矩形脉冲信号。
UCC UCE R1 RS
R(R1 RS ) R R1 RS
UOH
R(UCC U BE UOH ) R R1 RS
(7 – 4)
*第7章 脉冲信号的产生与变换电路
(2) T2的计算： 对应于T2段有：
2 RC
u4 (0) UTH (UOH UOL ) u4 () UOL
根据RC电路暂态响应的公式， 得
*第7章 脉冲信号的产生与变换电路
假定由于某种原因（如电源波动或外来干扰）uI1产生一个 微小正跳变，则经过G1门的传输时延tpd后，uI2会产生一个更大 幅度的负跳变；再经过G2门的传输时延tpd后，uI3将会产生一个 更大幅度的正跳变；然后又经过G3门的传输时延tpd后，在输出 端uo产生一个更大幅度的负跳变，并反馈到G1门的输入端。也 就是说，自从uI1(uo)产生正跳变起，经过3tpd的传输延迟时间后， uI1(uo)将产生一个更大幅度的负跳变。以此类推，再经过3tpd时 间后，uI1(uo)又会产生一个正跳变，如此周而复始，便产生了自 激振荡。
*第7章 脉冲信号的产生与变换电路
＋ ＋
UOL1 UOH2
C R u4 RS
UCC G3
R1 V1
V2
(a)
UCC
RE u4
＋ C
UOL1
UOH1 UOL2
C R u4 RS
UCC G3
R1 V1
V2
(b)
UCC
C ＋ u4 RE
UOL2
图 7-4 图7 - 3电路中电容C充放电等效电路 (a) 充电等效电路； (b) 放电等效电路