计算机体系结构复习计算题
计算机系统结构计算题
计算题
用一条4段浮点加法器流水线求8个浮点数的和:Z =A +B +C +D +E +F +G +H 解:
Z =[(A +B)+(C +D)]+[(E +F)+(G +H)]
例 设在下图所示的静态流水线上计算:
流水线的输出可以直接返回输入端或暂存于相应的流水寄存器中,试计算其吞吐率、加
周期 1 2 3 规格化
尾数加
对阶 求阶差 时间A C E G A+B E+F A+B+C+D 7个浮点加法共用了15个时钟周期。 流水线的吞吐率为:TP n T t t
k ==⋅=⋅7150471∆∆ 流水线的加速比为:S T T t t k ==⨯⋅⋅=⋅04715187∆∆ 流水线的效率为:E T k T t t k =⋅=⨯⋅⨯⋅=⋅047415047∆∆ 乘法 加减法 时间 段 输
入 A 1 B 1 A 2 B 2 A 3 B 3 A 4 B 4 A B C D A ×B C ×D
1 2 3 4
(3)计算性能
在18个△t 时间中,给出了7个结果。吞吐率为:
不用流水线,由于一次求和需6△t ,一次求积需
则产生上述7个结果共需(4×6+3×4)△t = 36△t
加速比为
流水线的效率
例 有一条动态多功能流水线由5段组成,加法用1、3、4、5
段,乘法用1、2、5段,第2段的时间为2△t ,其余各段时间均为△t ,而且流水线的输出可以直接返回输入端或暂存于相应的流水寄存器中。若在该流水线上计算: 试计算其吞吐率、加速比和效率。
(1) 选择适合于流水线工作的算法
应先计算A 1×B 1、A 2×B 2、A 3×B 3和A 4×B 4;
计算机系统结构试题及答案
计算机系统结构复习题
单选及填空:
计算机系统设计的主要方法
1、由上往下的设计(top-down)
2、由下往上的设计(bottom-up)
3、从中间开始(middle-out)
Flynn分类法把计算机系统的结构分为以下四类:
(1)单指令流单数据流
(2)单指令流多数据流
(3)多指令流单数据流
(4) 多指令流多数据流
堆栈型机器:CPU 中存储操作数的单元是堆栈的机器。
累加器型机器:CPU 中存储操作数的单元是累加器的机器。
通用寄存器型机器:CPU 中存储操作数的单元是通用寄存器的机器。
名词解释:
虚拟机:用软件实现的机器叫做虚拟机,但虚拟机不一定完全由软件实现,有些操作可以由硬件或固件(固件是指具有软件功能的固件)实现。
系列机:由同一厂家生产的具有相同系统结构、但具有不同组成和实现的一系列不同型号的计算机。
兼容机:它是指由不同公司厂家生产的具有相同系统结构的计算机。
流水线技术:将一个重复的时序过程,分解成为若干个子过程,而每一个子过程都可有效地在其专用功能段上与其它子过程同时执行。
单功能流水线:指流水线的各段之间的连接固定不变、只能完成一种固定功能的流水线。
多功能流水线:指各段可以进行不同的连接,以实现不同的功能的流水线。
顺序流水线:流水线输出端任务流出的顺序与输入端任务流入的顺序完全相同。
乱序流水线:流水线输出端任务流出的顺序与输入端任务流入的顺序可以不同,允许后进入流水线的任务先完成。这种流水线又称为无序流水线、错序流水线、异步流水线。
吞吐率:在单位时间内流水线所完成的任务数量或输出结果的数量。
计算机体系结构复习计算题
1. 将计算机系统中某一功能的处理速度加快10倍,但该功能的处理时间仅为整个系统运行时间的40%,则采用此增强功能方法后,能使整个系统的性能提高多少?
根据Amdahl 定律可知: 系统加速比 = =
=
由题可知: 可改进比例 = 40% = 部件加速比 = 10 系统加速比 =
采用此增强功能方法后,能使整个系统的性能提高倍。
2. 假设一台计算机的I/O 处理占10%,当其CPU 性能改进到原来的10倍时,而I/O 性能仅改进为原来的两倍时,系统总体性能会有什么改进?
加速比=1/(10%/2+90%/10)=
本题反映了Amdahl 定律,要改进一个系统的性能要对各方面性能都进行改进,不然系统中最慢的地方就成为新系统的瓶颈。
3. 双输入端的加、乘双功能静态流水线有1、2、3、4四个子部件,延时分别为Δt, Δt, 2Δt, Δt ,“加”由1→2→4组成,“乘”
由1→3→4组成,输出可直接返回输入或锁存。现执行
∑=*+4
1
])[(i i
i
i
c b a
(1) 画出流水时空图,标出流水线输入端数据变化情况。 (2) 求运算全部完成所需的时间和流水线效率。
(3) 找出瓶颈子过程并将其细分,重新画出时空图并计算流水时间和效率。 (1)
(2)由上图可知,全部运算完的时间是23Δt 。 92
37
23437=∆⨯∆=
t t η
(3)
部件 ① ② ③ ④ ⑤ ⑥ 结果
输入 a 1 a 2 a 3 a 4 a 1+b 1 a 2+b 2 a 3+b 3 a 4+b 4 ① ③ ⑤ b 1 b 2 b 3 b 4 c 1 c 2 c 3 c 4 ② ④ ⑥
计算机体系结构试题及答案
计算机体系结构试题及答案
一、简答题
1、请你简述冯·诺依曼结构的工作原理。指出:它的结
构特点是什么?
冯·诺依曼结构是指计算机采用存储程序的工作方式,
包含五个部分:算术逻辑单元(ALU)、控制单元(CU)、存
储器(Memory)、输入/输出设备(I/O)、数据通路(Bus)。它的工作原理是,程序从存储器中读取指令,指令分解成操作码和地址,控制单元根据操作码控制算术逻辑单元完成运算,然后将结果存储到存储器中或输出到I/O设备中。其结构特点是:CPU与存储器采用同一总线,存储程序的方式,将数据和
指令存储在同一存储器中,指令操作码和地址采用相同位数的二进制代码表示。
2、请你简述计算机的指令周期,以及每个阶段的作用。
指令周期是指计算机执行一条指令所经历的若干个阶段,一般包括取指令(Fetch)、指令译码(Decode)、执行指令(Execute)、存储结果(Write Back)四个阶段。具体作用
如下:
取指令:从存储器中读取指令。
指令译码:对指令进行解析,确定指令的类型和操作数。
执行指令:根据指令类型和操作数进行相应的运算。
存储结果:将执行结果存储到指定的地址中,或者输出
到I/O设备中。
3、请你简述计算机CPU的主要组成部分及其作用。
计算机CPU包含三个主要组成部分:算术逻辑单元(ALU)、控制单元(CU)、寄存器组。具体作用如下:算术逻辑单元(ALU):执行算术和逻辑运算,例如加、减、乘、除、与、或、非等运算。
控制单元(CU):控制计算机的运行,包括指令译码、
节拍发生、中断处理、目标跳转等操作。
[整理版]计算机体系结构试题汇总
计算机系统结构
姓名:学号:
一、简答题(每小题10分,共20分)
1.简述使用物理地址进行DMA存在的问题,及其解决办法。
2.从目的、技术途径、组成、分工方式、工作方式等5个方面对同构型多处理机和异构型多处理机做一比较(列表)。
二、(60分)现有如下表达式:
Y=a ×X
其中:X和Y是两个有64个元素的32位的整数的向量,a为32位的整数。假设在存储器中,X和Y的起始地址分别为1000和5000,a的起始地址为6000。
1.请写出实现该表达式的MIPS代码。
2.假设指令的平均执行时钟周期数为5,计算机的主频为500 MHz,请计算上述MIPS 代码(非流水化实现)的执行时间。
3.将上述MIPS代码在MIPS流水线上(有正常的定向路径、分支指令在译码段被解析出来)执行,请以最快执行方式调度该MIPS指令序列。注意:可以改变操作数,但不能改变操作码和指令条数。画出调度前和调度后的MIPS代码序列执行的流水线时空图,计算调度前和调度后的MIPS代码序列执行所需的时钟周期数,以及调度前后的MIPS流水线执行的加速比。
4.根据3的结果说明流水线相关对CPU性能的影响。
三、(20分)请分析I/O对于性能的影响有多大?假设:
1.I/O操作按照页面方式进行,每页大小为16 KB,Cache块大小为64 B;且对应新页的地址不在Cache中;而CPU不访问新调入页面中的任何数据。
2.Cache中95%被替换的块将再次被读取,并引起一次失效;Cache使用写回方法,平均50%的块被修改过;I/O系统缓冲能够存储一个完整的Cache块。
计算机系统结构考试计算题
v1.0 可编辑可修改
有一指令流水线如下所示
入 1 2 3 4 出 50ns 50ns 100ns 200ns
(1) 求连续输入10条指令,该流水线的实际吞吐率和效率;
(2) 该流水线的“瓶颈”在哪一段请采取两种不同的措施消除此“瓶
颈”。对于你所给出的两种新的流水线,连续输入10条指令时,其实际吞吐率和效率各是多少 解:(1)
2200(ns)
2009200)10050(50t )1n (t T max
m
1
i i pipeline =⨯++++=∆-+∆=∑= )(ns 220
1T n
TP 1pipeline
-==
45.45%11
5
4400TP m
t
TP E m
1
i i
≈=⋅
=∆⋅
=∑= (2)瓶颈在3、4段。 变成八级流水线(细分)
850(ns)
50
9850t 1)(n t T max
m
1
i i pipeline =⨯+⨯=∆-+∆=∑=
)(ns 85
1
T n
TP 1pipeline
-==
58.82%17
10
8400TP m
ti
TP E m
1
i ≈=⋅
=∆⋅
=∑= 重复设置部件
1
2
3_1
3_2
4_1
4_4
入
出
)(ns 851T n
TP 1pipeline
-==
58.82%17
10
8
85010400E ≈=⨯⨯=
有一
4段组成,其3段时,总
次,然后才能流到第4段。如果每段经过一次所需要的时间都是t ∆,问:
(1) 当在流水线的输入端连续地每t ∆时间输入任务时,该流水线会发生
什么情况
(2) 此流水线的最大吞吐率为多少如果每t ∆2输入一个任务,连续处理
10个任务时的实际吞吐率和效率是多少
计算机系统结构考试计算题
计算机系统结构考试计算题
3.12 有一指令流水线如下所示
(1)求连续输入10条指令,该流水线的实际吞吐率和效率;
(2)该流水线的“瓶颈”在哪一段?请采取两种不同的措施消除此“瓶颈”。
对于你所给出的两种新的流水线,连续输入10条指令时,其实际吞吐率和效率各是多少?解:(1)
2200(ns)
2009200)10050(50t )1n (t T max
m
1
i i pipeline =?++++=?-+?=∑= )(ns 220
1T n
TP 1pipeline
-==
45.45%11
5
4400TP m
t
TP E m
1
i i
≈=?
=??
=∑= (2)瓶颈在3、4段。
变成八级流水线(细分)
850(ns)
509850t 1)(n t T max
m
1
i i pipeline =?+?=?-+?=∑=
)(ns 85
1
T n
TP 1pipeline
-==
58.82%17
10
8400TP m
ti
TP E m
1
i ≈=?
=??
=∑= ? 重复设置部件
出
50ns 50ns 100ns 200ns
)(ns 851T n
TP 1pipeline
-==
58.82%17
10
8
85010400E ≈=??=
3.13有一个流水线由4段组成,其中每当流经第3段时,总要在该段循环一次,然后才能流到第4段。如果
每段经过一次所
需要的时间都是,问:
(1)当在流水线的输入端连续地每时间输入任务时,该流水线会发生
什么情况?
(2)此流水线的最大吞吐率为多少?如果每输入一个任务,连续处理
10个任务时的实际吞吐率和效率是多少?
(3)当每段时间不变时,如何提高该流水线的吞吐率?仍连续处理10个
系统架构设计师真题解析(计算题)
系统架构设计师真题解析(计算题)
第一章计算机组成与体系结构
流水线吞吐率、加速比
2017年下半年
1.某计算机系统采用5级流水线结构执行指令,设每条指令的执行由取指令(2t ∆)、分析
指令(1t ∆)、取操作数(3t ∆)、运算(1t ∆)和写回结果(2t ∆)组成,并分别用5个子部件完成,该流水线的最大吞吐率为();若连续向流水线输入10条指令,则该流水线的加速比为()。
【解析】
理论流水线执行时间=(2t ∆+1t ∆+3t ∆+1t ∆+2t ∆)+max(2t ∆,1t ∆,3t ∆,1t ∆,2t ∆)*(n-1)=9t ∆+(n-1)*3t ∆;
第一问:
最大吞吐率:Δt 31Δt 6t nΔ3n Δt
31)(n-Δt+9n n =+=⨯∞→lim 第二问:10条指令使用流水线的执行时间=9t ∆+(10-1)*3t ∆=36t ∆。
10条指令不用流水线的执行时间=9t ∆*10=90t ∆。
加速比=使用流水线的执行时间/不使用流水线的执行时间=90t ∆/36t ∆=5:2。
2.
例:某计算机系统,一条指令的执行需要经历取指(2ms )、分析(4ms )、执行(1ms )三个阶段,现要执行100条指令,利用流水线技术需要多长时间?(教材1.3.1)理论上来说,1条指令的执行时间为:2ms+4ms+1ms=7ms 。
所以:理论流水线执行时间=2ms+4ms+1ms+(100-1)*4=403ms 。
而实际上,真正做流水线处理时,考虑到处理的复杂性,会将指令的每个执行阶段的时间都统一为流水线周期,即1条指令的执行时间为:4ms+4ms+4ms=12ms 。所以:实际流水线执行时间=4ms+4ms+4ms+(100-1)*4=408ms
计算机体系结构试题及答案
计算机体系结构试题及答案
计算机体系结构试题及答案
【篇一:计算机体系结构习题(含答案)】
1、尾数用补码、小数表示,阶码用移码、整数表示,尾数字长p=6(不包括符号位),阶码字长q=6(不包括符号位),为数基值rm=16,阶码基值re=2。对于规格化浮点数,用十进制表达式写出
如下数据(对于前11项,还要写出16进值编码)。
(1)最大尾数(8)最小正数
(2)最小正尾数(9)最大负数
(3)最小尾数(10)最小负数
(4)最大负尾数(11)浮点零
(5)最大阶码(12)表数精度
(6)最小阶码(13)表数效率
(7)最大正数(14)能表示的规格化浮点数个数
2.一台计算机系统要求浮点数的精度不低于10-7.2,表数范围正数不小于1038,且正、负数对称。尾数用原码、纯小数表示,阶码
用移码、整数表示。
(1) 设计这种浮点数的格式
(2) 计算(1)所设计浮点数格式实际上能够表示的最大正数、最大
负数、表数精度和表数效率。
3.某处理机要求浮点数在正数区的积累误差不大于2-p-1 ,其中,p是浮点数的尾数长度。
(1) 选择合适的舍入方法。
(2) 确定警戒位位数。
(3) 计算在正数区的误差范围。
4.假设有a和b两种不同类型的处理机,a处理机中的数据不带
标志符,其指令字长和数据字长均为32位。b处理机的数据带有标
志符,每个数据的字长增加至36位,其中有4位是标志符,它的指
令数由最多256条减少到不到64条。如果每执行一条指令平均要访
问两个操作数,每个存放在存储器中的操作数平均要被访问8次。
对于一个由1000条指令组成的程序,分别计算这个程序在a处理机
计算机系统结构计算题答案
解:
1 Sp (1 f e1 f e 2 ) f e1 / re1 f e1 / re1
例1.2 用一台4OMHz处理机执行标准测试程序, 它含的混合指令数和相应所需的时钟周期数如 下: 指令类型 指令条数 时钟周期数 整数运算 45000 1 数据传送 32000 2 浮点运算 15000 2 控制传送 8000 2 求有效CPI、MIPS速率和程序的执行时间。
1 1 Sp 1.11 (1 f e ) ( f e / re ) 0.9 0.1 2 64
作1.12 假设在一台40MHz处理机上运行200 000条 指令的目标代码,程序主要由四种指令组成。根据 程序跟踪实验结果,已知指令混合比和每种指令所 需的指令数如下:
指令类型 CPI 指令混合百分比
I2
I3 I4 I5 I6 I7
0.30
0.15 0.05 0.04 0.03 0.03
1 0
1 1 0 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1Байду номын сангаас2. 2
2
3 5 5 5 5
0 1
1 0 1 1 00 1 1 01 1 1 10 1 1 11 2.3
r r
1 m
2 2
( 2 q 1) m
计算机体系结构计算题复习
计算机体系结构计算题复习
一种经典的表示运算速度的方MIPS(Million Instructions Per Second), GIPS, TIPS 其中: Fz 为处理机的工作主频CPI(Cycles Per Instruction)为每条指令所需的平均时钟周期数IPC(Instruction Per Cycle)为每个时钟周期平均执行的指令条数。
Fz IPC CPI Fz 10MIPS 6?==?=执行时间指令条数
3. 等效指令速度:
吉普森(Gibson )法:加减法50%,乘法15%,除法5%,程序控制15%,其他15%静态指令使用频度:在程序中直接统计动态指令使用频度:在程序执行过程中统计
∑=?=n i i i 1)
Weight (T ime T 等效指令执行时间
∑==n i i 1MIPS Weight 1
MIPS 等效指令速度
)
(等效∑=?=n i i i 1Weight CPI CPI
例:假设在一般程序中浮点开平方操作FPSQR 所占的比例为2%,它的CPI 为100;其他浮点操作FP 所占的比例为23%,它的CPI =4.0;其余75%指令的CPI =1.33,计算该处理机的等效CPI 。如果FPSQR 操作的CPI 也为4.0,重新计算
等效CPI1=1002%+423%+ 1.3375%=3.92
等效CPI2=425%+ 1.3375%=2.00
加速比:
e e e n n S F F T T S +-==)1(10
例:某部件的处理时间仅为整个运行时间的40%,如果将该部件的处理速度加快到10倍,则采用加快措施后能使整个系统的性能提高多少?
《计算机体系结构》期末复习题
《计算机体系结构》期末复习题
系别_________ 班级_________ 姓名__________ 学号__________
一、填空题(每空1分)
1.按照弗林(Flynn)分类法,计算机系统可以分为4类:SISD计算机、______计算机、_______计算机和_______计算机。
2. 改进之后的冯•诺依曼计算机的只要特点是__________。
3. 当前计算机系统中的存储系统是一个层次结构,其各层分别为__________。
4.高速缓冲存储器的地址映象方式有三种,它们分别是:__________、__________、__________。
5.虚拟存储器的三种管理方式是__________,__________和__________
6.目前计算机中常用数据有__________,__________和__________三种类型。
7.通常可能出现的流水线的相关性有__________。
8.解决中断引起的流水线断流的方法有_______和________。
9.目前向量处理机的系统结构有两种:__________和__________。
10.通用计算机基本指令分为5类,它们分别是:__________。
11.执行指令x1=x2+x3;x4=x1-x5会引起__________类型的数据相关,执行指令x5=x4*x3;x4=x0+x6会引起__________类型的数据相关,执行指令x6=x1+x2;x6=x4*x5会引起__________类型的数据相关。
12.多计算机网络中,通常出现的4种通信模式是__________。
计算机系统结构计算题
计算题
用一条4段浮点加法器流水线求8个浮点数的和:Z =A +B +C +D +E +F +G +H 解:
Z =[(A +B)+(C +D)]+[(E +F)+(G +H)]
例 设在下图所示的静态流水线上计算:
流水线的输出可以直接返回输入端或暂存于相应的流水寄存器中,试计算其吞吐率、加
周期 1 2 3 规格化
尾数加
对阶 求阶差 时间A C E G A+B E+F A+B+C+D 7个浮点加法共用了15个时钟周期。 流水线的吞吐率为:TP n T t t
k ==⋅=⋅7150471∆∆ 流水线的加速比为:S T T t t k ==⨯⋅⋅=⋅04715187∆∆ 流水线的效率为:E T k T t t k =⋅=⨯⋅⨯⋅=⋅047415047∆∆ 乘法 加减法 时间 段 输
入 A 1 B 1 A 2 B 2 A 3 B 3 A 4 B 4 A B C D A ×B C ×D 1 2 3 4
(3)计算性能
在18个△t 时间中,给出了7个结果。吞吐率为:
不用流水线,由于一次求和需6△t ,一次求积需4△t
,
则产生上述7个结果共需(4×6+3×4)△t = 36△t
加速比为
流水线的效率
例 有一条动态多功能流水线由5段组成,加法用1、3、4、5
段,乘法用1、2、5段,第2段的时间为2△t ,其余各段时间均为△t ,而且流水线的输出可以直接返回输入端或暂存于相应的流水寄存器中。若在该流水线上计算: 试计算其吞吐率、加速比和效率。
(1) 选择适合于流水线工作的算法
应先计算A 1×B 1、A 2×B 2、A 3×B 3和A 4×B 4;
计算机体系结构试卷试题(答案全)
一填空题(每空1分,共30分)
1、系列机是指具有相同的体系结构,但具有不同组织和实现的一系列不同型号的机器。
2、存储程序计算机结构上的主要特点之一是以运算器为中心。
3、从计算机系统结构的多级层次结构可知,通常情况下,第1、2、3级用解释方法实现,第4或更高级用翻译方法实现。
4、对于最常见的事件,通常赋予它优先的处理权和资源使用权,这是计算机体系结构设计中的大概率事件优先原则。
5、容量为64块的Cache采用组相联方式映像,字块大小为128字节,每4块为一组,若主存容量为4096块,且以字编址,那么主存地址为 19 位,主存区号为 6 位。
6、可改进比例的值总是小于等于1 。
7、一般有两种策略来保存寄存器的内容,即:调用者保存和被调用者保存。
8、DLX指令集提供了立即数寻址、寄存器寻址、偏移寻址和寄存器间接寻址4种寻址方式。
9、对某流水线处理器测试时发现其存在结构冲突,通常可采用资源重复和流水化功能单元方法解决该问题。
10、编译器通过重新组织代码顺序消除暂停的技术被称为指令调度。
11、按照流水的级别可以把流水线分为部件级流水线、处理机级流水线和处理机间流水线。
12、为解决流水线使用非流水数据通路的寄存器引起冲突,在流水线设计中采用寄存器文件技术解决该问题。
13、Cache的替换算法常见的有 FIFO 、LRU 和随机法。
14、改进Cache性能的方法主要有降低失效率、减少失效开销和减少Cache命中时间。
15、减少流水线处理分支暂停时钟周期数的途径包括尽早判断分支转移是否成功和尽早计算出分支成功转移的PC值。
计算机体系结构复习题(终极版)
流水线的加速比为
S
Ts T
k
效率:流水线中的设备实际使用时间与整个 运行时间的比值,即流水线设备的利用率。
当流水线各段时间相等时,流水线的效率与 吞吐率成正比。 E=TP△t
流水线的效率是流水线的实际加速比S与它 的最大加速比k的比值。
S k
E
4、 设在下图所示的静态流水线上计算:
第二章
1、指令集结构设计所涉及的内容有哪些? 答: (1) 指令集功能设计 (2) 寻址方式的设计 (3) 操作数表示和操作数类型 (4) 寻址方式的表示 (5) 指令集格式的设计 2、对指令集的基本要求是怎样的? 答:对指令集的基本要求是完整性、规整性、 高效率和兼容性。
Leabharlann Baidu
9、CISC、RISC计算机各有哪些主要特征? 答:1) CISC计算机的主要特征有: 通用寄存器结构 多周期执行 寻址方式多 微码控制器 2)RISC计算机主要特征有: 单周期执行 寻址方式少 硬布线控制器 寄存器数量多
第三章
1、什么是动态流水线? 答:指在同一时间内,多功能流水线中的各段可 以按照不同的方式连接,同时执行多种功能的流 水线。它允许在某些段正在实现某种运算时,另 一些段却在实现另一种运算。 2、什么是静态流水线? 答:指在同一时间内,多功能流水线中的各段只 能按同一种功能的连接方式工作的流水线。当流 水线要切换到另一种功能时,必须等前面的任务 都流出流水线之后,才能改变连接。
《计算机体系结构》期末复习题答案
《计算机体系结构》期末复习题答案
系别_________ 班级_________ 姓名__________ 学号__________
一、填空题(每空1分)
1.按照弗林(Flynn)分类法,计算机系统可以分为4类:SISD计算机、(SIMD计算机)、(MISD计算机)和(MIMD计算机)。
2. 改进之后的冯•诺依曼计算机的只要特点是存储器为中心,总线结构,分散控制。
3. 当前计算机系统中的存储系统是一个层次结构,其各层分别为:(通用寄存器,高速缓存,主存,辅存,脱机大容量存储器)。
4.高速缓冲存储器的地址映象方式有三种,它们分别是:(全向量方式,直接相联方式,组相联方式)。
5.虚拟存储器的三种管理方式是(段式管理,页式管理和段页式管理)。
6.目前计算机中常用数据有(用户定义数据,系统数据和指令数据)三种类型。
7.通常可能出现的流水线的相关性有(资源相关,数据相关和控制相关)。
8.解决中断引起的流水线断流的方法有(不精确断点法和精确断点法)。
9.目前向量处理机的系统结构有两种:(存储器-存储器型和寄存器-寄存器型)。
10.通用计算机基本指令分为5类,它们分别是:(数据传送类,运算类,程序控制类,输入输出类,处理机控制和调试类)。
11.执行指令x1=x2+x3;x4=x1-x5会引起(RAW)类型的数据相关,执行指令x5=x4*x3;x4=x0+x6会引起(W AR)类型的数据相关,执行指令x6=x1+x2;x6=x4*x5会引起(WA W)类型的数据相关。
12.多计算机网络中,通常出现的4种通信模式是(单播模式,选播模式,广播模式和会议模式)。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
1. 将计算机系统中某一功能的处理速度加快10倍,但该功能的处理时间仅为整个系统运行时间的40%,则采用此增强功能方法后,能使整个系统的性能提高多少
根据Amdahl 定律可知: 系统加速比 = =
=
由题可知: 可改进比例 = 40% = 部件加速比 = 10 系统加速比 =
采用此增强功能方法后,能使整个系统的性能提高倍。
2. 假设一台计算机的I/O 处理占10%,当其CPU 性能改进到原来的10倍时,而I/O 性能仅改进为原来的两倍时,系统总体性能会有什么改进
加速比=1/(10%/2+90%/10)=
本题反映了Amdahl 定律,要改进一个系统的性能要对各方面性能都进行改进,不然系统中最慢的地方就成为新系统的瓶颈。
3. 双输入端的加、乘双功能静态流水线有1、2、3、4四个子部件,延时分别为Δt, Δt, 2Δt, Δt ,“加”由1→2→4组成,“乘”由1
→3→4组成,输出可直接返回输入或锁存。现执行
∑=*+4
1
])[(i i
i
i
c b a
(1) 画出流水时空图,标出流水线输入端数据变化情况。 (2) 求运算全部完成所需的时间和流水线效率。
(3) 找出瓶颈子过程并将其细分,重新画出时空图并计算流水时间和效率。 (1)
(2)由上图可知,全部运算完的时间是23Δt 。 92
37
23437=∆⨯∆=
t t η
(3)
部件 ① ② ③ ④ ⑤ ⑥ 结果
输入 a 1 a 2 a 3 a 4 a 1+b 1 a 2+b 2 a 3+b 3 a 4+b 4 ① ③ ⑤ b 1 b 2 b 3 b 4 c 1 c 2 c 3 c 4 ② ④ ⑥
Δt
4 3 2 1
由上图可知,流水时间为20Δt 。 10037
20537=
∆⨯∆=
t t η
4. 有一条流水线如下所示。
50ns
50ns
100ns
200ns
(1) 求连续输入5指令,该流水线的实际吞吐率和效率;
(2) 该流水线的瓶颈在哪一段请采取两种不同的措施消除此“瓶颈”。对于你所给出的新流水线,计算连续输入5条指令时,其实际吞吐率和效率。
5. 假设我们考虑条件分支指令的两种不同设计方法如下:
(a)CPUA :通过比较指令设置条件码,然后测试条件码进行分支; (b)CPUB :在分支指令中包括比较过程。
在两种CPU 中,条件分支指令都占用2个时钟周期而所有其它指令占用1个时钟周期,对于CPUA ,执行的指令中分支指令占30%;由于每个分支指令之前都需要有比较指令,因此比较指令也占30%。由于CPUA 在分支时不需要比较,因此假设它的时钟周期时间比CPUB 的快倍。哪一个CPU 更快如果CPUA 的时钟周期时间仅仅比CPUB 的快倍,哪一个CPU 更快呢
我们不考虑所有系统问题,所以可以用CPU 性能公式。占用2个时钟周期的分支指令占总指令的30%,剩下的指令占用1个时钟周期。所以
CPIA = × 2 + × 1 = 则CPU 性能为:
总CPU 时间A = IC × × 时钟周期A 根据假设,有:
时钟周期B = × 时钟周期A
在CPUB 中没有独立的比较指令,所以CPUB 的程序量为CPUA 的70%,分支指令的比例为: 30%/70% = %
这些分支指令占用2个时钟周期,而剩下的%的指令占用1个时钟周期,因此:
CPIB = × 2 + × 1 =
因为CPUB不执行比较,故:
ICB = ×ICA
因此CPUB性能为:
总CPU时间B = ICB ×CPIB ×时钟周期B
= ×ICA ×××时钟周期A)
= ×ICA ×时钟周期A
在这些假设之下,尽管CPUB执行指令条数较少,CPUA因为有着更短的时钟周期,所以比CPUB快。
如果CPUA的时钟周期时间仅仅比CPUB的快倍,则
时钟周期B = ×时钟周期A
CPUB的性能为:
总CPU时间B = ICB ×CPIB ×时钟周期B
= ×ICA ×××时钟周期A)
= ×ICA ×时钟周期A
因此CPUB由于执行更少指令条数,比CPUA运行更快。
6.假设Cache失效开销为70个时钟周期,当不考虑存储器停顿时,所有指令的执行时间都是个时钟周期,访问Cache失效率为2%,平
均每条指令访存次。试分析考虑Cache的失效后,Cache对性能的影响。若不采用Cache,性能会怎样
考虑Cache的失效后,性能为
CPU时间有cache=IC×(+(×2 %×70))×时钟周期时间
=IC××时钟周期时间
当考虑了Cache的失效影响后,CPI就会增大。本例中CPI从理想计算机的增加到,是原来的倍。
若不采用Cache,CPI将增加为+70×=86,即超过原来的40倍。
7.我们考虑某一个机器。假设Cache读失效开销为30个时钟周期,写失效开销为60个时钟周期,当不考虑存储器停顿时,所有指令
的执行时间都是2个时钟周期,Cache的读失效率和写失效率均为5%,平均每条指令读存储器次,写存储器次。试分析考虑Cache 的失效后,Cache对性能的影响。
平均每条指令存储器停顿时钟周期数
=“读”的次数×读失效率×读失效开销+
“写”的次数×写失效率×写失效开销
=×5%×30+×5%×60=
CPU时间=IC*(CPI执行+存储器停顿周期数/指令数)*时钟周期时间