17_双极型版图设计

⑴单基极管：适用于电流较小，fT较高的场合 ⑵双基极管：LE-eff ↑ fT↓ ⑶双基极双集电极：集电极串联电阻rCS ↓ ，Vces ↓ ，Imax ↑
⑷双射极双集电极：rCS ↓
⑵ ⑶ ⑷ LE-eff 相同
⑸多射极管： “长脖子基区” 作用：减小输入漏电流I1H
R1 Vcc B N+ C
Vcc
7 . . . . . . 1
TTL
8 . . . . . . 14
7为地，14为VCC
2、排出T2、T3、T4、T6的大体位置，在其间安 排电阻的位置，并大体标出铝线的走向和位 置。 要求：元件间的互连线不交叉，而且尽量短 这个过程一般要经过多次反复和斟酌。如 改变晶体管管脚的顺序及个数；利用电阻氧化 层过线等
注意：对于电阻、电容、二极管这些无 源元件，都是在制作晶体管的过程中一 起作出的，因此它们的图形都包含在制 作晶体管的各次光刻版中。例如： ①硼扩散版图包含了各个NPN管的基 区，还包含了硼扩电阻的图形 ②磷扩散版图包含了各个NPN管的发射 区、欧姆接触的n＋区、磷桥、 沟道电 阻的n＋区等
图形最小间距 由于一般设计规则由厂家提供，大家重点要了解每个间孔 1、DB-B 距的含义。在这里我们只简单推导三个参数作为例 2、DB-I 子。
Weff L
W
W P
应用折迭形是因为L是在W确定之后由电阻阻值决定的。当阻值较大 时，为了适应版图上给定的位置，电阻条往往要拐弯。这要占用较大的芯 片面积。
2、发射区扩散电阻－磷桥 主要用作互连，避免铝线交叉
n＋ P＋ n P＋
3、基区沟道电阻 通过反偏PN结，减小电阻的截面积，使电阻变大
A P P+ n－epi P-si n+BL n+ B VCC n+ P+
二、集成二极管 二极管除单独bc结外，通常由晶体管的不同连接方式构 成，并不增加工序
B P+ P+ n n+ 常用 C n+ P+ B
●
VBC=0
●
VCE=0 C
●
C B E
●
E
VBE=0
IC=0
IE =0
●
三、集成电阻器
IC中的电阻大多数是利用n型或者P型半导体 材料的体电阻获得的。由于硼扩散可作出50～ 50KΩ，相对误差<20％电阻，因而用得较多。 在采用沟道结构时则可作出阻值更大、面积更小 的电阻。 设计的任务：根据电阻的阻值，确定电阻的 条宽、条长，并根据电阻在版图中的位置决定电 阻的走向。
⑤T6网络： 为了使互连简化，通常将Rb、Rc与T6 做在一起，利用基区体电阻构成Rb、Rc
● Rb Rc
T5
T6 T5基极
n+ P+ n P-si 书上错 n+
Rc
●
n+
Rb
P
P+
⑥输入箝位二极管
埋层扩散 三线重合 n+磷扩散 引线孔
减小串联电阻RD的方法 ①扩大n＋扩散孔的面积
P+ n－epi P-si n+ n+ P+
4、集电极串联电阻rcs 估算方法：以双基双集为例（除2）
1 rcs = ( R1 + R 2 + R 3 + R 4 + R 5 ) 2 1 W W d d d = ρ C ( C + b ) + R ( ce + c + e ) 2 lCd C led e l e + l c 6l c 6l e
C n+ P+ n-epi P-Si n+ PN结正向偏压逐渐减小 IE-eff＝L ＋2Seff（有效条宽）≈L B P+ E n+ P+
在逻辑电路中α＝0.16-0.40mA/µm 如电流较大， IE-eff↑。 途径：①L↑ ②双基极( LE-eff×2) ③双发射极( LE-eff×2)
3、晶体管常用图形
4-3 版图设计举例－－中速TTL八输入端与非门
一、隔离区的划分
T1、T2、T5 、T6各一个； T3、T4集电极电位相同，共用一 个；电阻合用一个；Rb、Rc可以和T6共用一个，也可以和别的电 阻放在一起，共6个隔离区 另外，一个压焊点一个隔离岛，防止压焊点下氧化层针孔造成 的短路
P＋
n-epi
②T5的设计：输出管，电流容量要大，保 证NoL合格。同时，rcs要小，以保证VoL 合格。因为：VoL＝Vceso＋Ic×rcs 采用双集电极或者双发射极结构 ③T2的设计：电流不大，采用最小尺寸晶 体管以提高速度 ④T3和T4：T3工作电流较小，采用最小面 积晶体管。 T4是高电平输出管，因为I1H较小，对它 的电流容量要求不高，一般采用双基极结 构。Leff取T5的一半左右。
●
D1 N+ P rbb
● D2 ● D3
Icv
N-epi I1H T1
●
Rbb表示长脖基区的体电阻，D1、D2······表示长脖基区各段与集电极构成 的PN结。 原理：T1未饱和时，bc结反偏，D1 、D2······截止，Rbb相当于加在R1上 当T1饱和时，bc结正偏，D1正向偏压最大，有电流从D1流走，很 少直接进入发射极对应的基区，使βR↓ I1H＝IPN＋ICL＋ICV ICV 与βR有关 ∴I1H ↓ 在基区中开引线孔敷铝条是为了让各发射区对应的rbb一致
第四章 双极型数字电路的版图设计
4-1 从晶体管级到版图级的步骤 1、设计电路中各元件的初步图形和尺寸
设计完后要进行核算，检验初步设计的 元件是否满足电路指标的要求。对双极型 晶体管主要是核算：BVCBO、BVCEO、 ICM、β、FT、rCS、rbb等。
2、划分隔离区(确定隔离岛的数目)
隔离要占去30％～40％的芯片面积，隔 离岛越多，浪费的芯片面积就越大，所以要尽 量减少隔离岛的数目。 凡集电极电位相同的纵向NPN管都可放在一个 N型岛内。集电极电压不同的则必须放在不同 的隔离区。 基极电位相同的横向PNP管可放在一起。 二极管的处理与NPN管相同。 对于基区扩散电阻，由于放电阻的N区接最高 电位，故多个电阻可放在一起。另外，电阻两 端电位低于NPN管集电极电位的，也可与 NPN管放在一起。 为提高成品率，压焊点各占一个隔离区。
1、基区（硼）扩散的电阻
⎛ L ⎞ 阻值的经验公式： ⎜ R=R + 2k1 + nk 2 ⎟ ⎜W ⎟ ⎝ eff ⎠ Weff是有效条宽，即设计条宽＋横向扩散引起的展宽
Weff＝W＋mXjc
m一般取0.5， 故Weff＝W＋0.5Xjc
K1是端头修正因子，一般取0.35-0.65
n是拐角个数，K2是拐角修正因子（一般取0.5）
②采用包地线，并加等位铝条 ③尽量靠近所保护的输入端的压 焊点
⑦电阻： 电阻条的宽度由以下最小条宽中最大的决定 设计规则中的最小电阻条宽 最大工作电流要求 精度要求 长度可以推导出来
三、画出布局草图
1、按照规定的管脚顺序，排出电路输出、输入、接 Vcc、接地的元件， 如T1的8个发射极对应8个输入 端；T5集电极对应输出端 R1、R2相连端－－－Vcc T5、T6发射极－－－接地 目前规定：TTL门电路外引线的排列次序
隔离槽的宽度 Mmin 点划线与实线重合 集电极n+接触孔,即扩散n+, 又当接触孔,合二为一
10
16
6
62
10 16
585
8 16
5
5 6 5
5 8 5 11 10 DC-I =16
DB-I=16 DB-B
DE-E 100
DE-B
DC-B=10
2、电流容量
由于发射极电流的“电流集边”效应，晶体管最大工作电流： IEmax＝αLE-eff。 与发射区面积几乎无关 LE-eff为有效发射极周长。α为单位有效周长的最大工作电流
3、确定隔离区
图4－32八输入端TTL与非门的草图：
四、绘制总图 将各个元件的设计图形画入草图中相应位置， 可能还要作些调整 五、总图的分解 根据在制作主要有源器件的过程中完成其它 元件制作这一原则，分解出各次光刻板的图 形 图4－33是八输入端TTL与非门的总图。
小结
版图设计这一部分要求掌握： 1、根据电路画版图示意图（不严格考虑设计规 则） 要求： 元件形状正确、完整 反映出隔离的要求（P+接地，电阻岛n＋接 Vcc） 2、由版图画出相应的电路图 要求：电路正确，并说明电路功能
n＋
P＋
n-epi
n＋
P＋
P＋
（如二处有针孔会短路）
一个输入箝位二极管一个隔离岛
包地线：外围大面积P+隔离扩散 ①接地更好 ②输入箝位二级管串联电阻 ③便于布线
P+ P+
P+
不是做成环状
P+
n-epi
P+ P+
P+
n-epi
Fra Baidu bibliotekP+
P+ n-epi n-epi n-epi
n-epi
P+
P+
P+
二、确定各元件图形及尺寸 ①T1：八射极NPN管采用长脖子基区结构， 并设置两个等位条，使各个VBE一致。双集 电极一方面使rCS减小，另一方面解决互连的 交叉问题
3、排版与布线： 主要是确定芯片上元件的相互位置及引线 孔的位置，使元件间实现无交叉互连。随着集 成度的提高，互连线越来越复杂，往往需要多 次反复才能完成。一般可利用电阻的扩散区、 晶体管的接触孔、双基或双集晶体管解决交 叉。实在无法避免交叉时，可利用“磷桥”过 渡。但这会增加隔离岛。因此排版布线应尽量 使交叉减到最少。 4、由上述步骤可直接得到掩膜总图，然后分解 出各次光刻的掩膜板，进行投片。
R1 R5 R3 R2 R4 Wb n+ R5
R4 R3
de le dce
dc
lc
n+
P
n+
n+ R1
WC
R2
采用：de＝30μ、le＝10μ、dc＝20μ、lc＝120μ、dce＝46μ Wc＝5.5μ、Wb＝4.5μ、ρc＝0.5Ωcm、 R□－BL＝20 Ω/ □
可得：rcs≌15.3Ω 如考虑工艺上的横向扩散、埋层反扩散、外延层因 氧化而减薄等因素，rcs还要小一些
DC-I n+ P+ DB-B 孔 n+ DB-I
3、DC-I
P+
讨论：①图形最小间距是为了保证元件在规定的使用条件下 2、DB-I：基区扩散孔与隔离扩散孔的间距，对它的要求是在工作中 n－epi 安全可靠地工作而设定的。为了保证成品率而稍加放大 基区不与隔离区穿通 n+ ②横向扩散取0.8Xj是对<111>衬底而言的。它有时对减小间 无耗尽层 DB-I＝ △XMAT＋Gmin＋0.8XjI＋0.8XjC＋WdI-epi ＋Wdc-epi P－Si 距有利，可减去0.8Xj；而有时又不利，则应加上0.8Xj E ③Wd表示势垒在加反向偏压时的展宽，主要向浓度低的一 X1、DB-B孔：是基极接触孔和基区扩散孔之间的最小间距。它决定 jI为隔离结结深。为了使隔离结两侧的耗尽层不短接，隔离扩散 C 侧展开。尽管管子有时不是两个结都反偏，但应以最坏 B 3、DC-I：集电极n＋引线孔到隔离槽的最小间距。要求集电极金属不 的深度应超过实际外延层厚度的25％。（外延层厚度有增有 E 了基极接触孔在基区的位置。对它的要求是保证在工作中基极 情况考虑 与隔离区穿通 减）。一般可用最大外延层厚度再加25％来估计。外延层 金属不与集电结接触。由于是在已有了发射区、基区后才刻引 ④上面的推导没有考虑Al互连线。实际制作中，要求Al条要 6.5±0.5，那么X＋Gmin＋0.8Xje＋0.8XjI＋W＋ DC-I＝ △XMAT2 jI＝7×125％＝8.75 线孔，因此是两个图形中间的套刻。故掩膜对准容差取△XMAT2 完全覆盖住引线孔，并且Al条之间不能小于△XMAT dI-epi Gmin。考虑了Al条后，上面推导的有些尺寸还要放大。 ＝5.5μm，比一次对准，如发射极引线孔中的△XB 要大 C MAT1 E ＝5.5+1+0.8×1.5+0.8×8.75+0.9 这样就得到最小尺寸晶体管 n 1μm。 n P ＝15.6 n n ⑤侧壁采用PN结隔离非常占面积。如果侧壁采用绝缘介质 D＝16μ △XMAT2＋Gmin＋Wdc－B－0.8Xjc B-B孔＝ n 取DC-I 隔离，底部仍用反偏PN结隔离，这可得到如图所示的
＋ ＋ ＋
P
讨论
NPN管结构。它的面积只有PN结隔离的1/4。结电容只 有1/6。但要采用先进的等平面工艺和离子注入技术
P-Si
4-2 IC中的元件设计
在数字电路中,主要元件有晶体管、二级管和电阻、电容不常用，下面分别介绍。 一、晶体管版图设计 纵向NPN管在TTL电路是主要的有源器件。一般门电路中往往包含多个NPN管， 它们在电路中起的作用不同。因此，对它们的设计也不同。 1、最小面积晶体管 由图形最小尺寸和最小间距构成的晶体管 发射极接触孔最小，一般用图形最小尺寸。然后在它周围考虑最小间距逐步 套合。注意要考虑金属膜的影响。(如DE-B)