基于FPGA的PN序列捕获的研究
一种基于并行FFT的pn码快速捕获算法实现
一种基于并行FFT的pn码快速捕获算法实现胡娟【摘要】扩展频谱通信系统是将基带信号的频谱扩展到很宽的频带上,然后再进行传输的一种系统。
pn码的快速捕获,是直扩系统的一项关键的基带技术,文中采用基于最大似然估计的并行FFT算法,完成多路输入信号的频谱分析、载波多普勒频率检测和伪码同步位置的搜索,最后给出了Matlab仿真及RTL实现电路图。
该算法已在工程中得到应用,对提高多路扩频信号,同时接收系统捕获时间有良好的效果。
%Spread spectrum communication is a system of expanding the baseband signal spectrum to wide band and transmitting.Rapid acquisition of pn code is a key baseband technology of Straight extender system.This paper achieves the spectrum analysis on multiple i【期刊名称】《电子科技》【年(卷),期】2011(024)007【总页数】4页(P109-111,116)【关键词】直扩系统;pn码捕获;FFT频谱分析【作者】胡娟【作者单位】郑州航空工业管理学院电子通信工程系,河南郑州450015【正文语种】中文【中图分类】TN914.42扩频通信建立在Shannon的信息论基础上，并率先应用于军事通信中的，而从其技术的实现手段上看，它经历了模拟扩频技术、数模混合扩频技术以及完全数字化扩频技术等发展阶段。
目前，随着CDMA扩频技术在民用移动通信里的深入应用和不断渗透，以及在卫星的深空通信、武器制导、GPS定位系统、无人机测控等国防军事通信的需求下，扩频通信技术显得愈来愈重要，而扩频通信中的数字基带技术又属于其关键技术。
由于pn码的捕获过程为一个统计变量的随机过程，随机变量遍历各态，俗称pn码的捕获或截获、搜索。
一种基于并行FFT的pn码快速捕获算法实现
ｇｖ ｓ Ｍａｌｂ ｓｍｕ ａｉｎ ａ ｄ ＲＴ ｃｒｕ ｔｄ ａ ｒｍｓ Ｔ ｉ ｇ ｒｔ ｍ ａ ｅ ｎ ｐ ｔｉｔ ｒ ｃｉａ ｓ ｎ ｅ ｇｎ ｅｉ ｇａ ｄ ｉｅ ｔａ ｉ ｌｔｏ ｎ Ｌ ｉｃ ｉ ｉｇ ａ ． ｈ ｓａ ｏｉｈ ｈ ｓｂ ｅ ｕ ｎｏ ｐ ａ ｔｃ ｌｕ ｅ ｉ ｎ ｉ ｅ ｒｎ ｎ ｌ ｓ ｏ ｏ ｄ ｅｆｃ ｎ ｉ ｒ ｖｎ ｌ —ｈ ｎ ｅ ｐ ｅ ｄ ｓ ｅ ｔ ｍ ｉｎ ｌａ ｄ ｒ ｃ ｉｉ ｇ ｓ ｓｅ ｃ ｐ ｕ ｅｔｍｅ ｈ ｗｓｇ ｏ ｆ ｔｉ ｍｐ ｏ ｉｇ ｍｕ ｔ ｃ ａ ｎ ｌｓ ｒａ ｐ ｃｒ ｅ ｉ ｕ ｓｇ ａ ｎ ｅ ｅｖｎ ｙ ｔｍ ａ ｔｒ ｉ ． Ｋ ｅ ｗｏ ｄ ｓｒ ｉｈ ｘｅ ｄ ｒｓ ｓｅ ； ｐ ｏ ｅ ａ ｑ ｉｉｏ ｙ ｒ ｓ ｔａｇ ｔｅ ｔｎ ｅ ｙ ｔｍ ｎ ｃ ｄ ｃ ｕ ｓｔ ｎ； Ｆ １ ｐ ｃｒ ｍ ｎ ｌｓｓ ｉ ｎ ｅ ｔｕ ａ ａｙ ｉ ｓ
完全数 字化 扩频技术 等发 展 阶段 。 目前 ，随着 Ｃ ＭＡ Ｄ
扩频技 术在 民用 移 动通 信 里 的深 人 应 用 和 不 断渗 透 ，
以及在 卫星 的 深 空通 信 、武器 制 导 、Ｇ Ｓ定 位 系统 、 Ｐ
１ 基 于 并行 Ｆ Ｔ的 ｐ Ｆ ｎ码 捕 获 原 理
在 直扩 通 信 系统 中 ，当基 带 数 据 调 制 ｐ ｎ码 时 ，
扩频通 信建立 在 Ｓ ａ ｎ ｎ的信 息 论基 础 上 ，并 率 ｈｎｏ
卫星扩频通信中频域PN码捕获的FPGA实现
方法 , 较直接加 0 可一定程度改善自相关性能 ,但增 加了系统复杂度 。为用 FF T 快速捕获而又不影响 扩频处理增益 , 同时不增加系统实现的复杂度 ,本文 采用在收发两端伪码发生寄存器全 1 状态后添 0 的 方法 。 256 长度的 PN 码产生器结构如图 3 所示 。添 0 控制模 块对 PN 序 列产 生寄存 器各位 做相与 运 算。相与为 1 时 , PN 码输出 0 , 寄存器各位保持不 变 ;相与为 0 时 , 寄存器与 255 码长产生器相同移位
摘 要 :为 提高低轨卫星扩频通信系统的捕获速度 ,在直 接序 列扩频系统中采用频 域捕获方法 ,并提出 在伪码 寄存器全 1 状态后添 0 的方法以解决伪码与快速傅里叶变换 ( FF T) 运算长 度的不匹 配 。系统采用 流水线 、 乒乓操 作和频率步进等技术实现 ,最优化了占用资源和最高处理速度 。仿真结果验证了方法的有效性 。 关键词 : 低轨小卫星 ; 捕获 ; 直接序列扩频 ; 相关 ; 流水线 ; 乒 乓操 作 中图分类号 : TN927 文献标识码 :A
(Sha nghai Micro2Satellite Engineering Cente r , CAS , Shanghai 200050 , China) Abstract : To sho rten the acquisition time of f requency2exte nde d communication syste m in low2 o rbit satellite , the acquisitio n in f requency domain wa s applied to direction2sequence2spread system. The method t hat adding ze ro af ter t he PN code register s were all one , which wo uld solve the length of PN code mismatching of fa st Fourier transfor m t ransfer size , was put fo rwa rd in t his pape r. The syste m was imple mented using pipeline , ping2pang RAM and fr equency step that the har dware re source wa s reduced greatly and t he high speed was realize d. The simulation results approved t he ef fective ness of this method. Keywor ds:Low ea rt h orbit sa tellite ; Ac quisition ; Direct sequence sp read spectr um ; C o rrelation ; Pipe2 line ; Ping2pang RAM
PN码序列发生器基于FPGA的设计实现
PN 码序列发生器的 FPGA 设计与实现
刘小宇
摘要：PN 码（伪噪声码）广泛应用于测量、雷达导航、GPS、扩频通信系统和加密系统等领域。在理论 研究上已经相对成熟， 在实际工程应用中也有若干种产生方法， 其中最为基本也是应用得最多的就是利 用线性反馈移位寄存器的方式来产生。 本文在对大量成功案例和资料的研究上， 对前人的成果加以改进 创新，最后得出了一套产生 PN 码的的可行性方案，并利用大规模可编程逻辑器件 FPGA 设计实现。可 作为需要频繁更换 PN 序列设计方案的参考。 本论文介绍了 PN 序列的国内外发展现状，应用范围，采用 FPGA、QuartusII9.1、Modelsim、逻辑 分析仪等工具软件进行设计、 验证、 实现， 并对所产生序列进行理论分析； 最后说明了 PN 序列在 CDMA 系统中的应用并对所做工作及研究进行总结及后期展望。 关键词：PN 码 线性反馈移位寄存器 中央控制器 FPGA CDMA
I
作者：刘小宇（计算机与信息工程学院） 专业：光信息科学与技术 指导老师：陈 楠
PN code sequencer design and realize based on FPGA
LiuXiaoYu
Abstract: PN code (pseudo noise code) research in the 1940 s began, widely used in radar measurement, navigation, GPS, spread spectrum communication system and encryption system, etc. In the theoretical research has been relatively mature, in the practical engineering application in a number of generation method, one of the most basic also application is what most of the linear feedback shift register way to produce. This paper on a lot of successful cases and material research, this article results to the into innovation, finally come to a set of PN code generated the feasibility of the project, and make use of large-scale programmable logic devices FPGA design and implementation. But as the need for frequent change of PN sequence design reference. The whole system can be divided into three parts: key signal input; Digital pipe series display; Preset the sequence's length, feedback coefficient, the initial value of N level shift register and the peripheral logic circuit. Among them with N level shift register and the central controller for the core of the system. This paper firstly introduces the developing situation of domestic and foreign PN sequence, the scope of application, and paper writing thought; Second through to the theoretical basis of PN sequence are discussed in detail; At last this paper the design of two scheme and design ideas a detailed analysis of the discussion, untimately based on FPGA, QuartusII9.1, Modelsim, the logical analyzer tools such as software design,verification, implementation, and produced sequence of theoretical analysis; In the end of the article in short length PN sequence in that system, the application of CDMA and their work and research review and later prospect. keyword: PN code Linear Feedback Shift Register central controller FPGA CDMA
基于FPGA的PN码捕获的设计及实现
基于FPGA的PN码捕获的设计及实现
朱东进
【期刊名称】《信息化研究》
【年(卷),期】2010(0)11
【摘要】PN码捕获技术是扩频通信的关键技术之一,针对扩频通信中长伪码序列的快速捕获问题,伪码相位大范围不确定的搜索,串行捕获需要大量的时间,这对实时性要求高的扩频接收机用户是无法忍受的,并行捕获电路结构比较复杂,实现起来有一定的难度,而且占用大量的资源。
文中提出了一种基于FPGA的扩频信号快速滑动相关捕获方法,来解决低信噪比条件下长伪码序列的捕获问题。
文中着重论述了该系统的FPGA实现原理,并且基于FPGA进行开发,调制出了该系统的仿真波形,达到了理想的效果,实际应用中有效地改善了系统的性能。
【总页数】3页(P48-50)
【关键词】扩频通信;滑动相关;PN码;FPGA
【作者】朱东进
【作者单位】淮安信息职业技术学院
【正文语种】中文
【中图分类】TN929.52
【相关文献】
1.卫星扩频通信中频域PN码捕获的FPGA实现 [J], 任前义;帅涛;赵国栋
2.扩频通信中PN码串行捕获的FPGA实现 [J], 陈涛;何培龙
3.基于FPGA实现PN码快速捕获方案的设计 [J], 宋依青;王允龙
4.直扩系统PN码捕获和跟踪的FPGA实现 [J], 孟明;许家栋;韦高
5.基于FPGA的PN码捕获和跟踪技术的研究与实现 [J], 张展;龙海南
因版权原因，仅展示原文概要，查看原文内容请购买。
基于FPGA的PN序列捕获的研究
基于ＦＰＧＡ的ＰＮ序列捕获的研究[摘要]本文主要研究了一种PN序列的大步进快速捕获法，该方法解决了低信噪比下长扩频码的捕获和同步问题。
利用圆形状态图对大步进快速捕获法的工作原理进行研究和分析，导出由相关处理时间、搜索时间、虚警概率、检测概率和虚警“代价”时间表示的捕获时间平均值及其方差的表达式。
将分析结果与单步进搜索方案进行比较，证明了大步进延迟锁定环可以使捕获时间缩短至单步进的ｍ分之一（ｍ=10~100）实现PN码的快速捕获。
[关键词]扩频通信大步进搜索PN码捕获FPGA一、引言扩频通信有多种扩频方式，但不论使用何种方式，在整个扩频通信系统中，接收机都是非常关键的。
接收机要完成二项关键任务：其一是解扩，也就是将宽带信号恢复为窄带信号；其二是对信号进行解调，对信号的解扩是通过相关技术实现的，能正确解扩的首要条件是收发双方的扩频码具有足够精度的同步。
因此，扩频码的同步往往是接收机中最基本，也是难度最大的部分。
同步问题可分为两部分：初始捕获和跟踪。
跟踪已由延迟锁定环很好地解决了，但扩频码的同步，尤其是在低信噪比情况下长扩频码的快速捕获问题，一直没有一个性能较高又适于实际应用的解决办法。
本论文着重讨论了大步进快速捕获法的原理和性能以及大步进快速捕获延迟锁定环的电路设计，重点是电路中关键部件——多路比较器，PN码发生器和大步进逻辑发生器。
本文第2节讨论了伪噪声扩频通信系统中PN码的同步问题。
在第3节，具体分析了大步进快速捕获延迟锁定环的环路性能，证明该环路可以使捕获时间缩短至单步进的ｍ分之一(ｍ＝10~100)，可实现PN码的快速捕获。
最后，讨论了大步进延迟锁定环的主要电路设计，应用FPGA对一些结构复杂的电路进行数字化设计。
二、扩频通信中PN码的捕获方法大步进快速捕获法以及由它构成的大步进快速捕获延迟锁定环不但原理简单，容易实现，并且可以克服以上几种传统捕获方法的缺点，具有捕获时间短（较单步进短一至两个数量级）、捕获灵敏度高的特点，是一种在扩频通信领域有广泛应用前景的PN码捕获方法。
直扩系统PN码捕获和跟踪的FPGA实现
直扩系统PN码捕获和跟踪的FPGA实现作者：孟明许家栋韦高来源：《现代电子技术》2011年第17期摘要：在数字匹配滤波器和超前滞后鉴相环路的理论基础上，采用VHDL编程，在FPGA芯片上实现PN码捕获和跟踪的电路。
详细讨论了各电路模块的设计实现方法。
完成电路的仿真验证，给出了仿真波形。
结果表明电路工作正常可靠，系统扩展方便灵活，满足设计要求。
关键词：FPGA； PN码捕获； PN码跟踪；数字匹配滤波器；超前滞后环路中图分类号：TN914.42-34 文献标识码：A文章编号：1004-373X(2011)17-0119-03Realization of Capture and Tracking of PN-code with FPGA in DSSSMENG Ming, XU Jia-dong, WEI Gao(School of Electronics and Information, Northwestern Polytechnical University, Xi’an 710129, China)Abstract： Based on the theory of digital matched filter and advance-lag loop, a circuit of capture and tracking of PN-code with FPGA is realized using VHDL programming. The design of all module of the circuit is discussed in detail, the circuit simulation and validation is completed, and the simulative waveform is showed. Result shows that the circuit works normal and reliable, and the system extension is convenient and flexible, which can meet the design requirements well.Keywords： FPGA; capture of PN-code; tracking of PN-code; digital matched filter; advance-lag loop在接收机端，为了接收到正确的信号，必须使得本地PN码与接收信号PN码严格同步［1］。
基于FPGA的PN码产生技术研究毕业设计论文
基于FPGA的PN码产生技术研究第一章绪论1.1引言伪随机码（Pseudo Random Code）又称为伪噪声码（Pseudo Noise Code），简称PN码或PN序列，伪随机序列系列具有良好的随机性和接近于白噪声的相关函数，并且有预先的可确定性和可重复性。
这些特性使得伪随机序列得到了广泛的应用。
1.2伪随机序列理论的发展历史1948年以前，学者们研究伪随机序列的理论仅仅是因为其优美的数学结构。
最早的研究可以追溯到1894年，作为一个组合问题来研究所谓的De Bruijn序列；上世纪30年代，环上的线性递归序列则成为人们的研究重点。
1948年Shannon信息论诞生后，这种情况得到了改变。
伪随机序列己经被广泛的应用在通信以及密码学等重要的技术领域。
Shannon证明了“一次一密”是无条件安全的，无条件保密的密码体制要求进行保密通信的密钥量至少与明文量一样大。
因此在此后的一段时间内，学者们一直致力于研究具有足够长周期的伪随机序列。
如何产生这样的序列是20世纪50年代早期的研究热点。
线性反馈移位寄存器 (LFSR)序列是这个时期研究最多的，因为一个n级LFSR可以产生周期为2n-1 的最大长度序列，而且具有满足Golomb随机性假设的随机特性，通常称之为m序列。
这段时期的研究奠定了LFSR序列的基本理论和一些经典结论。
但是，在1969年Massey发表了“移位寄存器综合与BCH译码”一文，引发了序列研究方向的根本性变革，从此伪随机序列的研究进入了构造非线性序列生成器的阶段。
Berlekamp-Massey算法(简称B-M算法)指出:如果序列的线性复杂度为n，则只需要2n个连续比特就可以恢复出全部的序列。
从这个结论可以看出m序列是一种“极差”的序列，它的线性复杂度太小，因而不能够直接用来做流密码系统的密钥流序列。
从这里还可以看到仅仅靠Golomb的三个随机性假设来评测序列是不够的，还需要其它的一些指标。
扩频通信中PN码序列的捕获
Ｃａ ｐｔ ｕ ｒ ｅ ｏ ｆ ＰＮ Ｃｏ ｄ ｅ Ｓ ｅ ｑ ｕｅ ｎｃ ｅ ｉ ｎ Ｓ ｐ ｒ ｅ ａ ｄ Ｓｐ ｅ ｃ ｔ ｒ ｕ ｍ Ｃｏ ｍｍｕ ｎ ｉ ｃ ａ ｔ ｉ ｏ ｎ
获算法。
在捕获扩频码的过程中， 以Ｐ Ｎ码长为 ４ ０ ９ ６的信
号捕获 作为捕 获研 究对 象 。 由于 Ｐ Ｎ码 长为 １ ０ ２ ４ ， 在 Ｐ Ｎ码 内采样 １ ０个 数 据点 ， 按 １ ０ ０ ： １进 行 抽 取 后 ， Ｐ Ｎ
码 整个 周期 内得 到 的数 据 点 数 为 ４ ０ ９ 。 ６ ， 补零 Ｆ Ｆ ｒ的 长度 为 ８ １ ９ ２ ， 再进行 １ ０次 非相 参 积 累 以提 高 处 理 增 益 。在 基带 信号 处理 中 ， Ｐ Ｎ码 的 同步截 获一 般需 要 将 其相关 峰值 跟 一 个 门限值 进 行 比较 ， 判断 Ｐ Ｎ码 是 否 同步 ， Ｐ Ｎ码 相 位 控 制 器利 用 了 Ｐ Ｎ码 序 列 的相 关 性 ， 当两个 相 同的码 序列相 位一致 时 ， 其相 关值输 出最 大 ， 此 时捕 获 的信号 。
ＧＡ． Ｔｈ ｅ ｄ ｅ ｓ ｉ ｇ ｎ ａ ｎ ｄ ｉ ｍｐ ｌ ｅ ｍｅ ｎ ｔ ａ ｔ ｉ ｏ ｎ ｏ ｆ ｔ ｈ ｅ ｍａ ｔ ｃ ｈ ｅ ｄ ｉ ｆ ｌ ｔ ｅ ｒ ，ｃ ａ ｒ ｒ ｉ ｅ ｒ ｔ ｒ ａ ｃ ｋ ｉ ｎ ｇ ｌ ｏ ｏ ｐ， ａ ｎ ｄ ｔ ｈ ｅ ｃ ｏ ｄ ｅ ｔ ｒ ａ ｃ ｋ ｉ ｎ ｇ ｌ ｏ ｏ ｐ ａ ｒ ｅ ｇ ｉ ｖ ・ ｅ ｎ． Ｔ ｈ ｅ ｐ ａ ｒ ａ ｌ ｌ ｅ ｌ ｃ ａ ｐ ｔ ｕ ｒ ｅ Ｐ Ｎ ｃ ｏ ｄ ｅ ｎ ｏ ｔ ｃ ｏ ｈ ｅ ｒ ｅ ｎ ｔ ｓ ｐ ｒ ｅ ａ ｄ ｓ ｐ ｅ ｃ ｔ ｕ ｍ ｒ ｃ ｏ ｍｍｕ ｎ ｉ ｃ ａ ｔ ｉ ｏ ｎ ａ ｌ ｇ ｏ ｉｔ ｒ ｈ ｍ ｉ ｓ ａ ｄ ｏ ｐ ｔ ｅ ｄ ｔ ｏ ｒ ｅ ｌｉ ａ ｚ ｅ ｔ ｈ ｅ ｓ ｉ ｇ －
基于FPGA的双模捕获的研究与实现
基于FPGA的双模捕获的研究与实现针对双模接收机系统的捕获时间长、捕获灵敏度低的问题，提出了一种基于部分匹配滤波器和FFT结合的并行捕获算法。
该方法在传统的捕获算法上，对不同的信号分别采取了相干和非相干累加，使卫星在40dB-Hz以上的时候可以快速捕获。
该方法可以捕获至少到33dB-Hz的GPS/北斗信号。
文章详细介绍了该方法，并且给出了其在FPGA中主要模块的实现。
标签：双模接收机；捕获时间；捕获灵敏度引言由于双模接收机的定位精度高、抗干扰能力强，双模接收机的研发成为近年来的热点。
信号捕获是实现载波和伪码的粗同步，得到的误差在跟踪模块中载波环和码环牵入范围内的载波多普勒和伪码相位[2]。
对于双模接收机来说主要运用在高动态下如弹载接收机中，所以搜素的范围在10kHz左右甚至更大。
常规捕获算法分为串行捕获和并行捕获两大类。
串行捕获结构简单，一般使用一个相关器，一次对一个频点，一个伪码相位进行捕获，捕获时间较长，速度慢，无法满足快速定位的要求。
并行捕获在一个或者两个维度上进行并行操作，提高了捕获效率和时间[1，3]，使得快速定位成了可能。
因此GPS/BD双模接收机采用并行捕获。
由于在已有的GPS和北斗单模接收机采用部分匹配滤波器和FFT结合的并行捕获算法中，采用相同架构的捕获算法是两者单独捕获成功，并且两者结合的时候根据不同的信号结构体制和信号强弱采用相干累加和非相干累加结合的方法实现其双模捕获。
1 算法原理部分匹配滤波器和FFT结合的捕获算法原理如图1所示，接收机接收到的导航信号经过与载波NCO的剥离分成I、Q两路信号，然后通过滤波滤掉高频成分，再经过降采样之后将信号采样值和本地伪码进行分块处理，最后将每一分块的数值进入部分匹配滤波器中。
部分滤波器组的每次相关结果与输入信号移半个码片后继续相关，完成码域搜索。
然后对将其结果进行补零的128点FFT结果，完成频域搜索。
这样对结果进行相干累加或非相干累加，取结果的最大值与门限做比较。
基于FPGA的实时信号捕获算法设计与实现
接收数据为正交 IQ 数据 [10]，公式（1）的分子 / 分母并行计算， 定义公式（1）表示如下：
（2） 其中，X 表示分子计算，Y 表示分母计算，FPGA 流水线设计
图 3：不同序列长度捕获概率原理仿真结果
图 2 所示，完成一次采样序列计算共需要 10 级流水线。 图 2 中的各级流水线计算内容设计如表 1 所示。
大学 ,2012. [4]Choi C H, Lim J B, Im G H, unique-word-based single
carrier system with decision feedback equalization for space[J]. IEEE Communication Letters, 2007, 11(1): 2830. [5]R. L. Frank, S. A. Zadoff, R. Heimiller. Phase Shift Pulse Codes with Good Periodic Correlation Properties. IEEE Trans. Oct. 1962, Vol. 8, No.6, pp.381-382. [6]D. C. Chu. Polyphase Codes with Good Periodic Correlation Properties. IEEE trans. Inform Theory, Jul. 1972, Vol. 18, No.4. pp. 531-532. [7] 杜雪 .SC-FDE 系统的同步技术研究 [D]. 西安电子科技大学 , 2010. [8]R. Steele. Mobile Radio Communication. London, England: Pentech Press Limited, 1992. [9]H. Witsching, T. Mayer, M. Petlt. The Advatage of A Unique Word For Synchronisation And Channel Estimation in A SC-FDE System. IEEE Trans. 2003. [10] 田耕 , 徐文波 , 张延伟 . 无线通信 FPGA 设计 [M]. 电子工业 出版社 ,2008.
基于fpga的随机脉冲快速捕捉系统的设计与实现
基于fpga的随机脉冲快速捕捉系统的设计与实现一、背景与研究范围随机脉冲(Random Pulse)技术是一种能够捕捉随机的脉冲状态的高速测量系统，由一种可以根据参数设置改变脉冲频率并达到脉冲模式的特定要求的信号发生器主导。
随机脉冲技术的灵活性允许它可以在不同的硬件和软件环境中实现，从而可以满足特定应用的不同需求。
随机脉冲技术可以被应用于高速信号捕捉、通信、科学测量等领域，其研究大都集中在研发专门的芯片、系统，以及芯片硬件与系统软件电路设计上。
本文选取以Field Programmable Gate Array（FPGA）为基础的模块，设计和实现一个随机脉冲快速捕捉系统。
通过Fpga的实现，实现系统的实时高速捕捉，以及脉冲的实时控制。
设计的系统具有良好的重复性，有效的抗干扰和可靠的可重构性，能够可靠、准确、快速地捕捉和测量单个随机脉冲和脉冲序列。
二、方法和模型1、硬件系统设计硬件系统包括硬件控制器和控制电路，硬件控制器采用的是Altera的Stratix V FPGA，用来控制总的系统，满足系统的输入、输出、实时控制要求；控制电路是由1个电源拓扑组成，根据市面上的线路模块设计的一个电源拓扑，用来满足硬件设备的电源控制，从而实现脉冲模块的控制。
2、软件系统设计软件系统采用TMS320C28x DSP作为主控芯片，用来进行实时任务调度，控制总体系统，并实现脉冲模块的控制。
系统采用C语言进行开发，采用standalone 的操作系统，以实现实时的控制。
系统的软件逻辑是采用多线程的方式实现，使得系统在不同的时刻能够进行不同的控制任务。
三、结果与讨论实验和测试结果表明，基于FPGA实现的随机脉冲快速捕捉系统可以快速、精确、可靠地捕捉和测量单个随机脉冲和脉冲序列。
大小脉冲波形可以根据实际应用需要进行调节，并可实时调节，具备良好的重复性和可靠性。
在抗干扰方面，系统能够有效的抵抗外界的干扰，保证测量的准确性，从而满足现实应用的要求。
基于FPGA发生器的混沌跳频序列的设计与实现
基于FPGA发生器的混沌跳频序列的设计与实现凌聪，准会员，IEEE和吴晓芙摘要：基于混沌的伪噪声（PN）序列是传播频谱（SS）通信行列中最有前途的一种通信方式。
本文涉及混乱频率的设计和实现跳频（FH）的序列发生器两方面，它们都与当前的FH / SS技术兼容。
一个简单的发电机，采用的是非线性自回归（AR）的过滤器结构，这是以随机序列模型和度量熵随机序列的生成为基础的。
传统的PN序列干扰发生器要符合序列履行期间和家庭规模的跳频要求。
此外，基于混沌的跳频序列发生器原型可以应用于可编程门阵列（FPGA）和各种执行测试中。
发生器产生长期的跳频序列均匀分布在可用带宽中，它具有大型线性复杂度以及最理想的汉明等相关属性。
这些结果表明，成本效益性能良好的发电机有潜力被纳入到现有的FH系统中。
关键词：混沌，现场可编程门阵列，频率跳通信，随机生成序列。
1.引言在过去十年的研究中，我们得出了即将在混沌通信方面占主导地位的是数字的结论，因为混沌非线性固有的参数在电子设备中不会出现再生困难的现象，同时也可以提供确切的偏差，唯一的数字模拟系统的混沌信号计划是与现代通信系统兼容的。
其中的各种数字化应用，主要有两个，即混沌加密的安全性和基于混沌伪噪声（PN）序列扩频（SS）通信，这两方面即将被纳入现有的系统中，因为他们对其他正弦变化载波通信系统[1]功能块不做要求。
新的世纪的开始，我们应该看到基于混沌通信在某些环境下的系统是可以实现的现实。
PN序列被广泛的用于扩频码直接序列（DS）的SS系统和跳频模式跳频（FH）系统[1]中。
基于混沌的设计提供近似非线性PN序列的一类新正交性，尤其是宝贵的异步码分多址接入（CDMA）系统。
对于DS序列[2]-[4]或FH[5]系统的积极探索和研究的结果是令人鼓舞的。
当前的SS系统集成了这些序列。
混沌PN序列的相关特性类似，在某些情况下，甚至比他们的线性更好。
混沌序列的精确设计和分析在传统的代数方法下一般是不可能实现的，研究人员或多或少的依靠统计方法。
PN码的大步进捕获原理及其CPLD实现
PN码的大步进捕获原理及其CPLD实现本文总结并比较扩频通信中PN码捕获的各种方法，并着重介绍由大步进快速捕获延迟锁定环构成的解扩系统的结构和实现机理。
提出用CPLD对该系统中关键部件——PN码发生器和大步进逻辑电路数字化的方案，并给出解决办法。
扩频通信就是在发端将一个速率远高于信号频率的伪随机序列(本地PN码)与信号相乘，产生扩频信号，从而拓宽信号频谱；在收端用一个与发端完全相同的伪随机序列与接收到的扩频信号相乘，通过窄带滤波器滤除带外干扰，提高解调前信号的信噪比。
在扩频通信系统中对发端PN码的同步是个至关重要的环节，没有对发端PN码的捕获和同步就根本无法实现解扩，也就无法获得扩频通信的各项优势。
本文将对扩频通信中PN码捕获的几种常用方法进行比较和讨论，并重点论述一项相对比较新的解扩技术——大步进快速捕获技术以及如何将复杂可编程逻辑器件技术应用其中完成本地PN码发生器和大步进逻辑的数字化。
扩频通信中PN码的捕获方法同步不确定性包括码相位不确定性和载波频率不确定性，因此实现PN码的同步包含两个步骤。
首先是捕获，使本地参考码和接收码的相位差小于一个码元宽度，使本振的中心频率精确到使去扩谱信号位于相关后滤波器的通带内，保证解调器能够很好地工作，这个过程也称粗同步；第二步是跟踪，也称精同步，使得两个PN码的相位差保持为一个PN码码元的若干分之一。
跟踪的问题可以由延迟锁定环很好地解决，而PN码的捕获，特别是低信噪比下长序列PN码的快速捕获，已经成为扩频通信系统中很重要的一个问题。
传统的PN码捕获主要有以下几种方法：1. 单步进搜索：这是最原始的搜索方法，它逐次移动一个相位步进量(一个PN码码元)，每移动一次作一次相关判决，直到两个PN码同步。
2．滑动相关：使本地码产生器同发射码产生器的时钟速率有一定的差率，从而使两个码序列从相位上看起来好象在相对滑动，直到两序列相符时滑动停止。
3．多驻留式搜索：以双驻留式搜索为例。