数字电子习题

2013-4-8
河北工程大学 信电学院 21
21
数字电子技术
练习：
P120
3.1.7 （a） 3.1.8 （a）
3.3.1 （a）
2013-4-8
河北工程大学 信电学院 22
22
数字电子技术 核心
Y AB AC BC 最简与或式
最简 与非-与非式 最简或与非式 最简与或非式 最简或与式
8
数字电子技术
[练习] 写出图中所示各个门电路输出端的逻辑表达式。
TTL CMOS
A
100k 100
=1
Y1 A
A
100k 100
=1
Y1 A
A
悬空
&
Y1 A
A
悬空
不允许
&
Y1
2013-4-8
河北工程大学 信电学院 9
9
数字电子技术
例（T2.4.1）为什么说TTL与非门的输入端在以下4种接法下都属于逻辑 0：（1）输入端接地；（2）输入端接低于 0.8V 的电源；（3）输入端接 同类与非门的输出低电平 0.2 V；（4）输入端通过500Ω的电阻接地。
2013-4-8
河北工程大学 信电学院 4
4
数字电子技术
二、分立元件门电路 主要介绍了由半导体二极管、三极管和 MOS 管构成的与门、或门和非门。
虽然，分立元件门电路不是本章的重点，但是 通过对这些电路的分析，可以体会到与、或、非三 种最基本的逻辑运算，是如何用半导体电子电路实 现的，这将有助于后面集成门电路的学习。
（5）CMOS比TTL驱动能力强。
2013-4-8
河北工程大学 信电学院 12
12
数字电子技术
数制转换 (1) 二-八转换: 每 3 位二进制数相当一位 8 进制数
( 0 10 101 111)2 ( 257 )8
2
5
7
( 0 1 0 0 1 1 1 0 0 0 0 1. 0 0 0 1 1 0 )2 ( 2 3 4 1 . 0 6 )8
解：因为逻辑0 表示低电平，而 ⑴ ⑵ ⑶的电压都属于TTL与非门的
输入低电平UIL，所以这3种接法都属于逻辑0。 （4）因为 Ri = 500Ω ＜Roff ,所以uI 属于逻辑0 。 例（T2.4.1）为什么说TTL与非门的输入端在以下4种接法下都属于逻辑 1： （1）输入端悬空；（2）输入端接高于 2 V 的电源；（3）输入端接
1
输入 信号
D 1
74HC04 50Ω
2013-4-8
河北工程大学 信电学院 2
2
数字电子技术
2.9.3 抗干扰措施
一、 多余输入端的处理措施
集成逻辑门电路在使用时，一般不让多余输入端悬空，以防止干 扰信号的引入。对多余输入端的处理以不改变电路的工作状态（逻辑 关系）及稳定可靠为原则。 对于TTL与非门，一般可将多余输入端通过上拉电阻（1~3KΩ） 接电源正极。对于TTL或非门，一般可将多余输入端通过一限流电阻 （100Ω）接地。
2013-4-8
河北工程大学 信电学院 16
16
数字电子技术
三、画包围圈的原则：
(1)包围圈内的方格数一定是2n个，且包围圈必 须呈矩形。
(2) 圈越大越好，但圈的个数越少越好。 (3) 最小项可重复被圈，但每个圈中至少有一个 新的最小项。 (4) 必须把组成函数的全部最小项圈完，并做认 真比较、检查才能写出最简与或式。
( E D 8 . 2 F )16 ( 1 1 1 0 1 1 0 1 1 0 0 0 . 0 0 1 0 1 1 1 1 )2
2013-4-8
河北工程大学 信电学院 14
14
数字电子技术
卡诺图化简法 一、已知逻辑函数画卡诺图
（1） 将函数化为最小项之和的形式； （2）在卡诺图中找出和表达式中最小项对应的小方格 填上1，其余的小方格填上0（有时也可用空格表示）， 任何逻辑函数都等于其卡诺图中为1的方格所对应的最 小项之和。
对于CMOS电路，多余输入端可根据需要使之接地（或非门）或
直接接电源（与非门）。
二、 去耦合滤波器 三、 接地和安装工艺
2013-4-8
河北工程大学 信电学院 3
3
数字电子技术
第二章
小结
一、半导体二极管、三极管和 MOS 管 是数字电路中的基本开关元件，一般都工作在开 关状态。 1. 半导体二极管：是不可控的，利用其开关特性可构成
L A, B, C, D m ( 3, 4,5,6,9,10,12,13,14,15 )
[解]
ABCD CD AB 00 01 11 10 BC BD 1 00 1 AB 01 1 1 11 1 1 1 1
10
1 1
ACD
ACD
河北工程大学 信电学院 20
20
L A, B, C, D AB BC BD ACD ACD ABCD
二极管与门和或门。 是一种用电流控制且具有放大特性的开 2. 半导体三极管： 关元件， 利用三极管的饱和导通与截止 特性可构成 非门 和其它 TTL 集成门电 路。 3. MOS管：是一种具有放大特性的由电压控制的开关元件， 利用 N 沟道 MOS 管和 P 沟道 MOS 管可构成 CMOS 反相器和其它 CMOS 集成门电路。
河北工程大学 信电学院 7
7
数字电子技术
[练习] 写出图中所示各个门电路输出端的逻辑表达式。
TTL CMOS
A
100k 100
&
=A Y1 1
A
100k 100
&
Y1 = 1
A
100k 100
2013-4-8
≥1
Y1 A =0
A
100k 100
≥1
Y1 A
河北工程大学 信电学院 8
TTL
VCC = 5 V UOL= 0.3 V UOH = 3.6 V UTH = 1.4 V
CMOS
VDD = 3 18 V
UOL 0 V UOH VDD UTH = 0.5 VDD
当 Ri > Ron（2.5 k ） 在一定范围内，Ri的改 变不会影响输入电平 输入由 0 → 1 即 Ri = 不允许 输入为 “1” 1. 与门、与非门接电源；或门、或非门接地。 2. 与其它输入端并联。
同类与非门的输出高电平 3.6 V；（4）输入端通过10KΩ的电阻接地。
解：因为逻辑1 表示高电平，而 ⑴ ⑵ ⑶的电压都属于TTL与非门的
输入高电平UIH，所以这3种接法都属于逻辑1。
（4）因为 Ri = 10KΩ ＞Ron ,所以uI 属于逻辑1 。
2013-4-8
河北工程大学 信电学院 10
10
2013-4-8
河北工程大学 信电学院 5
5
数字电子技术
三、集成门电路 — 本章重点 主要介绍了 CMOS 和 TTL 集成门电路，重点应 放在它们的输出与输入之间的逻辑特性和外部电气特 性上。
1. 逻辑特性（逻辑功能）：
普通功能 — 与门、或门、非门、与非门、或非门、与或非 门和异或门。 特殊功能 — 三态门、OC门、OD门和传输门。
2013-4-8
河北工程大学 信电学院 11
11
数字电子技术
（2）CMOS是场效应管构成，是电压控制器件； TTL为双极晶体管构成，是电流控制器件； （3）CMOS的高低电平之间相差比较大、抗干 扰性强，TTL则相差小，抗干扰能力差； （4）TTL电路的速度快，传输延迟时间短，为510ns，但是功耗大，COMS电路的速度慢，传输延 迟时间长，为25-50ns，但功耗低；
河北工程大学 信电学院 1
数字电子技术
二、机电性负载接口
在工程实践中，常用数字电路控制机电性系统的功能。原理是用 数字电路控制继电器，进一步用继电器的开关触点控制机电性系统的 电机设备。对于额定值大的继电器，需要用运算放大器将数字电路输 出电压和电流提升到必须的数–模电压和电流接口值。对于小型继电 器，可以在数字电路后将两个反相器并联作为驱动电路。 74HC04 50Ω 继电器
(3) 写出最简与或表达式
AC
1 1 1
Y AC AB AD
2013-4-8
AD
AB
河北工程大学 信电学院 18
18
数字电子技术
例2： 用卡诺图化简逻辑函数
Y AB BD C BD AC D A B
[解]




Y ABC BCD BD A C ABD
2. 电气特性：
静态特性 — 主要是输入特性、输出特性和传输特性。 动态特性 — 主要是传输延迟时间的概念。
2013-4-8
河北工程大学 信电学院 6
6
数字电子技术
四、集成门电路使用中应注意的几个问题 分类
工作电源 输出电平 阈值电压 输入端串 接电阻RBiblioteka 输入端 悬空 多余输入 端的处理
2013-4-8
AB AC
( A B)( A C )
①乘积项（与项）的个 数最少； ②变量的个数最少。
AB AC BC
最简或非-或非式
( A B) ( A C )
A B AC
河北工程大学 信电学院 23
23
2013-4-8
ABC BCD ABD BCD ABD
CD ABC AB 00 01 11 10 00 1 1 BCD 1 01 1 ACD 1 1 1 1 11 10
2013-4-8
Y AB BCD ABC AC D
AB
河北工程大学 信电学院 19
19