数字电路试卷标准答案

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

标准答案及评分标准

课程名称:数字电路 适用专业(班级):

课程归属:理工学科部 是否可携带(填写计算器、词典等):计算器 开卷、闭卷:闭卷 学科部主任:

出卷人:

―――――――――――――――――――――――――――――――――― 一.选择题(每小题2分,共20分)

1.一位8421BCD 码译码器的数据输入线与译码输出线的组合是 【 C 】 A .4:6 B.1:10 C.4:10 D.2:4

2.若输入变量A 、B 全为1时,输出F=1,则其输入与输出的关系是 【 B 】 A.异或 B.同或 C.或非 D.与或

3.在下列逻辑电路中,不是组合逻辑电路的是 【 D 】 A. 译码器 B. 加法器 C. 编码器 D.寄存器

4.一个8选一的数据选择器,其地址输入(选择控制输入)端的个数是

【 C 】

A.4

B.2

C.3

D.16

5.最小项ABCD 的逻辑相邻最小项是 【 A 】 A. ABCD B. ABCD C. ABCD D. ABCD

6.同步计数器和异步计数器比较,同步计数器的最显著优点是 【 A 】 A .工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP 控制

7.一位8421BCD 码译码器的数据输入线与译码输出线的组合是 【 C 】 A .4:6 B.1:10 C.4:10 D.2:4

8.组合逻辑电路通常由【 】组合而成。 【 B 】 A.触发器 B.门电路 C.计数器 D.锁存器

9.8线—3线优先编码器的输入为I0—I7 ,当优先级别最高的I7有效时,其输出0

12Y Y Y ••的值是 【 C 】 A.111 B.010 C.000 D.101

10.逻辑表达式A +B C = 【 C 】 A.A+B B. A+C C.(A+B )(A+C ) D.B+C

二.填空题(每小题2分,共20分)

1.555定时器构成的施密特触发器,若电源电压V CC =12V ,电压控制端经0.01µF 电容接地,则下触发电平U T –= 4 V 。

2.对于JK 触发器,若K J =,则可完成 T 触发器的逻辑功能。

3. 555定时器构成的施密特触发器,若电源电压V CC =12V ,电压控制端经0.01µF 电容接地,

则上触发电平U T+

= 8 V 。

4.若ROM 具有10条地址线和8条数据线,则存储容量为 1K ×8 比特。 5.逐次逼近型A/D 的数码位数越少,时钟频率越 高 。 6.对于JK 触发器,若K J =,则可完成 D 触发器的逻辑功能。 7. 三态输出门三种状态:高电平、低电平、高阻态。

8. 当七段显示译码器的输出为低电平有效时,应选用共 阳 极数码管。 9. 在数字信号的作用下,三极管要在截止和饱和状态 之间转换。 10. D 触发器的特征方程为 Q n+1 =D 。

三.判断题(正确的在题后括号内打“√”,错的打“×”。每小题2分,共10分)

【 √ 】1.数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。

【 × 】2.八路数据分配器的地址输入(选择控制)端有8个。

【 × 】3.D 触发器的特征方程Q n+1=D ,而与Q n

无关,所以,D 触发器不是时序电路。 【 √ 】4.组合电路没有记忆功能。 【 √ 】 5.CMOS 电路已超越TTL 成为统治地位的逻辑器件。

四.化简题(每小题5分,共20分)

1.用公式法化简:()()L

A B C A B C

解 :L A B (5分) 2.用公式法化简: (5分) 解 : 3.用卡诺图化简逻辑函数: 解:

10011111

111

1010

(3分)

(2分)

BCD C A AB L ++=C

A A

B +=BCD A ABCD

C A AB +++=BC

D C A AB L ++=D C B A D C B A D B A AD F +++=D B AD F +=

五.画图题(每小题10分,共20分)

1. 已知主从JK 触发器J 、K 的波形如图所示,画出输出Q 的波形图(设初始状态为0)。

12

3

5

4

6

CP J K

解:

J K Q 00保持不变10置1011

1

翻转

置0 (4分)

12

3

5

4

6

CP J K Q

(6分) 2.利用74160的异步清零功能设计七进制计数器,并画出状态图。

解:

(6分) (4分)

六.分析题(共15分)

1.分析如图所示由边沿JK 触发器组成的时序逻辑电路,写出电路的驱动方程、状态方程、输出方程,画出状态转换图,时序图。

解:

驱动方程:J1=K1=1

J2=K2=1

Q(2分)

状态方程:1

111111

n n n n

Q J Q K Q Q

+=+=

1

222221212

1

2

n n n n n n n n n

Q J Q K Q Q Q Q Q Q Q

+=+=+=(5分)

输出方程:

12

n n

Z Q Q

=(2分)

状态转换图:

00

11

10

01

12

Q Q

1

11

时序图:

CP

1

Q

2

Q

z

(6分)

相关文档
最新文档