2.1 开关特性+2.2 分立元件门电路
合集下载
数电讲义--2章
1.0
VOL（max）0.5
输入标 准低电
平
0.4V
VNL
D VNH
E
V V 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0
SL VOFF VON
SH
Vi (V)
输入标准
高电平
2. 输入特性
+VCC
1) 输入伏安特性
iI
R1 3kΩ
1
-1.6 mA
<50 uA vI A
31
B
T1
1.4 V
和边沿，T4放大。 VO随iOH变化不大。 当由i于Oi以OHH受↑：线时功性,R耗变4上的化压限。降制增，大i0，H过T大3 、会T4烧饱毁和T，4管V，O随所
功耗 1mW IOH 400 A
输出高电平时的扇出系数 3.6V
R2 750Ω 2T3 Vc2 1 3 R4
VO
+VCC
R 4 +5V 100Ω
抗干扰能力越强。 高电平噪声容限
VNH= VSH ¯ VON 。
VNH越大，输入为1态下
抗干扰能力越强。
Vo (V)
4.0 A B
3.5
3.0
VOH（min）2.5 2.4V
C
2.0
1.5
A(0V, 3. 6V) B(0.6V, 3.6V) C(1.3V, 2.48V) D(1.4V, 0.3V) E(3.6V, 0.3V)
• 导通(VD>VTH) • 2、二极管的开关时间
截止5V(VDR<VT+H)
0V
D VD
uo
_
VF Vi
二极管开关状态的转换需要时间：
t1 t2
各种门电路
门电路——用以实现各种基本逻辑关系的电子电路正逻辑——用1 表示高电平、用0 表示低电平负逻辑——用0 表示高电平、用1 表示低电子的情况。
2.2 分立元件门电路2.2.1 二极管的开关特性图2.2.1二极管静态开关电路及其等效电路(a)电路图(b) 输入高电平时的等效电路(c)输入低电平时的等效电路二、动态开关特性在高速开关电路中，需要了解二极管导通与截止间的快速转换过程。
图２.２.２二极管动态开关特性(a)电路图(b)输入脉冲电压波形(c)实际电流波形当输入电压U I由正值U F跃变为负值U R的瞬间，V D并不能立刻截止，而是在外加反向电压U R作用下，产生了很大的反向电流I R，这时i D＝I R≈- U R／R ，经一段时间t rr后二极管V D才进人截止状态，如图3. 2. 3 (c) 所示。
通常将t rr称作反向恢复时间。
产生t rr的主要原因是由于二极管在正向导通时，P 区的多数载流子空穴大量流入N 区，N 区的多数载流子电子大量流入P 区，在P 区和N 区中分别存储了大量的电子和空穴，统称为存储电荷。
当U I由U F跃变为负值U R 时，上述存储电荷不会立刻消失，在反向电压的作用下形成了较大的反向电流I R ，随着存储电荷的不断消散，反向电流也随之减少，最终二极管V D转为截止。
当二极管V D由截止转为导通时，在P 区和N 区中积累电荷所需的时间远比t rr小得多，故可以忽略。
2. 2. 2 三极管的开关特性一、静态开关特性及开关等效电路2. 3.1 二极管门电路一、二极管与门电路图２.３.１二极管与门的工作原理二、二极管或门电路图２.３.２二极管或门的工作原理(a)电路图(b)逻辑符号(c)工作波形表2.3.1 或门输入和输出的逻辑电平表2.3.2 或门的真值表2.3.2 三极管非门电路图２.３.３三极管非门的工作原理(a)电路图(b)逻辑符号(c)工作波形表 2.3.3 非门的真值表２.３.３组合逻辑门电路图２.３.４与非门电路及其逻辑符号(a)电路图(b)逻辑符号二、或非门电路列出其真值表图2.3.5 或非门电路及其逻辑符号(a)电路图(b)逻辑符号2 . 4 . 1 TTL 与非门内部电路只需了解原理，外部特性要掌握。
第二章门电路
D off， 假设正确 ID 0 11V 1.5V I1 I 2 2 .5 V （4 1）K
7
§2.2 半导体三极管的开关特性 一. 双极型三极管的结构 IC
IB
VBC – + + + VCE VBE – – IE
NPN Si管
8
二. 特性
1.电流：IE =IB +IC 2.工作状态： 工作状态分类 导通 截止
IC1
T2 • IE2 • Y ° T5
R3
•
IR3
IB5
N—表示N个发射极。
41
●T1的状态：
∵VB1=VBC1+VBE2+VBE5=2.1V ∴T1处于倒置状态。 I C1 I B1 N反 I B1
I B1 VCC VB1 R1
0.73mA
● T2、 T5的状态：
T2、 T5饱和VO=0.3V
45
二.TTL与非门 • R1 4K • Vcc =5V
°
R2 1.6K
•
R4 130
T4
A
B
T1
T2
• R3 1K • 倒相级
D3
• T5 Y °
输入级
输出级
46
三.负载能力分析 负载——指门电路输出端所接的其它 电路。 NO——扇出系数，表示能够驱动同类门的数目。 灌电流负载——负载电流从后级门注入前级门 负载
14
5）饱和条件及特点 条件：IB >IBS IB — 进入饱和以后的基流。 IBS—临界饱和基流。 求IB 、 IBS的步骤： Vi VBE a）I B Rb
b）I CS c）I BS VCC VCES VCC RC RC I CS
7
§2.2 半导体三极管的开关特性 一. 双极型三极管的结构 IC
IB
VBC – + + + VCE VBE – – IE
NPN Si管
8
二. 特性
1.电流：IE =IB +IC 2.工作状态： 工作状态分类 导通 截止
IC1
T2 • IE2 • Y ° T5
R3
•
IR3
IB5
N—表示N个发射极。
41
●T1的状态：
∵VB1=VBC1+VBE2+VBE5=2.1V ∴T1处于倒置状态。 I C1 I B1 N反 I B1
I B1 VCC VB1 R1
0.73mA
● T2、 T5的状态：
T2、 T5饱和VO=0.3V
45
二.TTL与非门 • R1 4K • Vcc =5V
°
R2 1.6K
•
R4 130
T4
A
B
T1
T2
• R3 1K • 倒相级
D3
• T5 Y °
输入级
输出级
46
三.负载能力分析 负载——指门电路输出端所接的其它 电路。 NO——扇出系数，表示能够驱动同类门的数目。 灌电流负载——负载电流从后级门注入前级门 负载
14
5）饱和条件及特点 条件：IB >IBS IB — 进入饱和以后的基流。 IBS—临界饱和基流。 求IB 、 IBS的步骤： Vi VBE a）I B Rb
b）I CS c）I BS VCC VCES VCC RC RC I CS
(数字电子技术基础)第2章. 门电路
（2-13）
• 小规模集成电路(SSI-Small Scale 小规模集成电路(SSI(SSI Integration)， 每片组件内包含10~100 10~100个元件 Integration)， 每片组件内包含10~100个元件 10~20个等效门 个等效门) (或10~20个等效门)。 • 中规模集成电路(MSI-Medium Scale 中规模集成电路(MSI (MSIIntegration)，每片组件内含100~1000 100~1000个元件 Integration)，每片组件内含100~1000个元件 20~100个等效门 个等效门) (或20~100个等效门)。 • 大规模集成电路(LSI-Large Scale 大规模集成电路(LSI (LSIIntegration)， 每片组件内含1000~100 000个 Integration)， 每片组件内含1000~100 000个 元件( 100~1000个等效门 个等效门) 元件(或100~1000个等效门)。 • 超大规模集成电路(VLSI-Very Large Scale 超大规模集成电路(VLSI (VLSIIntegration)， 每片组件内含100 000个元件 Integration)， 每片组件内含100 000个元件 1000个以上等效门 个以上等效门) (或1000个以上等效门)。
•
+5V
R1
T1
T5 R3
•
（2-30）
前级
后级
灌电流的计算
饱和
I OL
5 − T5压降 − T1的be结压降 = R1
5 − 0.3 − 0.7 ≈ 1.4mA = 3
（2-31）
关于电流的技术参数
名称及符号 输入低电平电流 IiL 输入高电平电流 IiH IOL 及其极限 IOL（max） IOH 及其极限 IOH (max) 含义 输入为低电平时流入输 入端的电流-1 入端的电流 .4mA。 。 输入为高电平时流入输 入端的电流几十 几十μ 。 入端的电流几十μA。 当 IOL> IOL(max)时，输出 不再是低电平。 不再是低电平。 当 IOH >IOH(max)时， 输出 不再是高电平。 不再是高电平。
• 小规模集成电路(SSI-Small Scale 小规模集成电路(SSI(SSI Integration)， 每片组件内包含10~100 10~100个元件 Integration)， 每片组件内包含10~100个元件 10~20个等效门 个等效门) (或10~20个等效门)。 • 中规模集成电路(MSI-Medium Scale 中规模集成电路(MSI (MSIIntegration)，每片组件内含100~1000 100~1000个元件 Integration)，每片组件内含100~1000个元件 20~100个等效门 个等效门) (或20~100个等效门)。 • 大规模集成电路(LSI-Large Scale 大规模集成电路(LSI (LSIIntegration)， 每片组件内含1000~100 000个 Integration)， 每片组件内含1000~100 000个 元件( 100~1000个等效门 个等效门) 元件(或100~1000个等效门)。 • 超大规模集成电路(VLSI-Very Large Scale 超大规模集成电路(VLSI (VLSIIntegration)， 每片组件内含100 000个元件 Integration)， 每片组件内含100 000个元件 1000个以上等效门 个以上等效门) (或1000个以上等效门)。
•
+5V
R1
T1
T5 R3
•
（2-30）
前级
后级
灌电流的计算
饱和
I OL
5 − T5压降 − T1的be结压降 = R1
5 − 0.3 − 0.7 ≈ 1.4mA = 3
（2-31）
关于电流的技术参数
名称及符号 输入低电平电流 IiL 输入高电平电流 IiH IOL 及其极限 IOL（max） IOH 及其极限 IOH (max) 含义 输入为低电平时流入输 入端的电流-1 入端的电流 .4mA。 。 输入为高电平时流入输 入端的电流几十 几十μ 。 入端的电流几十μA。 当 IOL> IOL(max)时，输出 不再是低电平。 不再是低电平。 当 IOH >IOH(max)时， 输出 不再是高电平。 不再是高电平。
第二章门电路
1 高电平
0 高电平
由门电路种类等决定
低电平 0
低电平 1
正逻辑体制
负逻辑体制
路 门 电
门电路分类：
路分 立 元 件 门 电
因其体积大，可靠性低等缺点，现已不用
TTL (Transistor-Transistor Logic Integrated Circuit )
晶体管-晶体管逻辑集成电路 双极型
缓，趋于“饱和”。 ③ 截止区：条件VBE = 0V, iB = 0, iC = 0, c—e间“断开” 。
iC f (VCE )
三、双极型三极管的基本开关电路
只要参数合理： VI=VIL时，T截止VO=VOH VI=VIH时，T导通，VO=VOL
工作状态分析：
(1) 设VI VIL 0, 则VBE VTH
结电容（D和T）的存在，和分布电容的影响
二、电源的动态尖峰电流
ICCL
iB1 iC2
VCC vB1 VCC vC2
R1
R2
5 4
2.1 103
51 1.6 103
3.2mA
ICCH
iB1
VCC vB1 R1
5 0.9 4 103
1mA
2、动态尖峰电流
A BY 0 00 0 10 1 00 1 11
2.1.3 二极管或门
设VCC = 5V 加到A,B的 VIH=3V
VIL=0V 二极管导通时 VTH=0.7V
A BY
0V 0V 0V
规定2.3V以上为1
0V 3V 2.3V
3V 0V 2.3V 0V以下为0
3V 3V 2.3V
2第二章 门电路
（2-21）
3．抗干扰能力
TTL门电路的输出高低电平不是一个值，而是一个范围。 同样，它的输入高低电平也有一个范围，即它的输入信号 允许一定的容差，称为噪声容限。
低电平噪声容限 VNL＝VOFF-VOL（max）＝0.8V-0.4V＝0.4V ＝ （ ） 高电平噪声容限 VNH＝VOH（min）-VON＝2.4V-2.0V＝0.4V ＝ （ ）
R1
R2
+VCC +5V +V ′CC T2 RC Y T4
A T1 B
D1 D2
外 接
+V ′CC RC
A B
&
Y
AB
R3
OC 门必须外接负载电阻 和电源才能正常工作。 和电源才能正常工作。
（2-42）
1. OC门可以实现“线与”功能 门可以实现“ 门可以实现 线与”
+V ′CC +V ′CC G1 & Y1 RC Y +VCC A T1 B T2 Y1 T4 C D +VCC C D T′1 ′ T′2 ′ Y2 T′4 ′ RC 线与 A Y B
（2-10）
（2-11）
7400是一种典型的 与非门器件， 7400是一种典型的TTL与非门器件， 内部含有4个 2输入端 是一种典型的 与非门器件 内部含有4 与非门，共有14个引脚。引脚排列图如图所示。 14个引脚 与非门，共有14个引脚。引脚排列图如图所示。
（2-12）
2. 4. 1 TTL与非门的工作原理 与非门的工作原理
• •
+5V
R4
R2
•
c1
T1
全导通
T2
≈1V T3 R5
•
3．抗干扰能力
TTL门电路的输出高低电平不是一个值，而是一个范围。 同样，它的输入高低电平也有一个范围，即它的输入信号 允许一定的容差，称为噪声容限。
低电平噪声容限 VNL＝VOFF-VOL（max）＝0.8V-0.4V＝0.4V ＝ （ ） 高电平噪声容限 VNH＝VOH（min）-VON＝2.4V-2.0V＝0.4V ＝ （ ）
R1
R2
+VCC +5V +V ′CC T2 RC Y T4
A T1 B
D1 D2
外 接
+V ′CC RC
A B
&
Y
AB
R3
OC 门必须外接负载电阻 和电源才能正常工作。 和电源才能正常工作。
（2-42）
1. OC门可以实现“线与”功能 门可以实现“ 门可以实现 线与”
+V ′CC +V ′CC G1 & Y1 RC Y +VCC A T1 B T2 Y1 T4 C D +VCC C D T′1 ′ T′2 ′ Y2 T′4 ′ RC 线与 A Y B
（2-10）
（2-11）
7400是一种典型的 与非门器件， 7400是一种典型的TTL与非门器件， 内部含有4个 2输入端 是一种典型的 与非门器件 内部含有4 与非门，共有14个引脚。引脚排列图如图所示。 14个引脚 与非门，共有14个引脚。引脚排列图如图所示。
（2-12）
2. 4. 1 TTL与非门的工作原理 与非门的工作原理
• •
+5V
R4
R2
•
c1
T1
全导通
T2
≈1V T3 R5
•
数字电子线路基础第二章 门电路
I BS 0.094mA
因为iB>IBS，三极管工作在 饱和状态。输出电压： uo＝UCES＝0.3V
因为0<iB<IBS，三极管工作在放大 状态。iC=βiB=50×0.03=1.5mA， 输出电压： uo=uCE=UCC-iCRc=5-1.5×1=3.5V
3、场效应管的开关特性 +VDD
iD (mA) iD (mA) uGS=10V 8V 6V 4V 2V 0 UT uGS(V) 0 uDS(V)
uY
0V 4.3V 4.3V 4.3V
D1 D2 截止 截止 截止 导通 导通 截止 导通 导通
Y=A+B
A B
≥1
Y
3、三极管非门
+5V
1k Ω
三极管临界饱和时 的基极电流为：
I BS 5 0.3 0.16 mA 30 1
A
4.3k Ω
Y
β =40
A
1
Y
iB＞IBS，三极管工作 在饱和状态。输出电 压uY＝UCES＝0.3V。
RD G ui
D
S
ui
工作原理电路 截止状态 G +VDD
转移特性曲线
输出特性曲线 +VDD
RD
D uo=+VDD S
导通状态
G ui>UT
RD
D S uo≈0
ui<UT
2.2 分立元件门电路
1、二极管与门
+VCC(+5V) R 3kΩ
A
0 0 1 1
B
0 1 0 1
Y
0 0 0 1
5V 0V
D1 A D2 B
D + + － 0.7V ui =5V RL － + u u oo －
数字电路 第二章门电路
DA
DB B
DC
Y
C
R
–5v
第2章 2.2
由以上分析可知： 只有当A、B、C全为 低电平时，输出端才 为低电平。正好符合
或门的逻辑关系。
A
B C
>1
Y
Y= A+B+C
三、 非门电路
第2章 2.2
RA A
RB
+5V
Rc uY=0.3V 设 uA= 3.6V，T饱和导通
• Y
uY= 0.3V
T
Y= 0
3. CMOS与非门
TP1 与TP2并联，TN1 与TN2串联；
当AB都是高电平时TN1 与TN2
TP2
同时导通TP1 与TP2同时截止；
输出Y为低电平。
当AB中有一个是低电平时， B
TN1 与TN2中有一个截止，
TP1 与TP2中有一个导通， 输出Y为高电平。
A
第2章 2. 3
+VDD
TP1 Y
正逻辑：L=0,H=1 ； 负逻辑：H=0,L=1 。
2. 1 半导体二极管、三极管和 MOS管的开关特性
一、理想开关的开关特性： 1 .静态特性 2. 动态特性
二、半导体二极管的开关特性 1.静态特性：
半导体二极管的结构示意图、符号和伏安 特性
一、二极管等效模型
(b)为理想二极管+恒压源模型 (c)为理想二极管模型
当D、S间加上正 向电压后可产生 漏极电流ID 。
第2章 2. 1
UDS
。
S UGS G
D ID
N++
NN++
N型导电沟道
耗尽层
2.2分立元件门电路
A B ≥1 L = A+ B
逻辑电平关系 正逻辑
真值表
A/V B/V Y/V
0 0 3 3 0 3 0 3 0 2.3 2.3 2.3
A B
0 0 1 1 0 1 0 1
Y
0 1 1 1
A
B
VD1
VD2
R
Y
只有A、B同时为低电平（0V），Y才为低电平 （0V）。即：只有A+B=0，才有Y=0。 只要A、B中有一个为高电平（3V），Y就为高电 平（2.3V），即：只要A+B=1，则Y=1。 这种或门电路同样存在“电平偏离”和带载能力差的问 题
iB i 1 i 2
U IH U BES R1
U BES ( U BB )
0 . 7 5 56K 0 . 19 ( mA ) 56
R2
T
C
uo
E
UBB=-5V
可见：iB>iBS ，即假设成立 uO=UOL=UCES=0.3V，即 Y=0 实现了逻辑非：
Y A
3.6V uI
逻辑符号
逻辑电平关系 正逻辑
真值表
UCC（5V） D1 D2 R Y
A/V B/V Y/V
0 0 3 3 0 3 0 3 0.7 0.7 0.7 3.7
A B
0 0 1 1 0 1 0 1
Y
0 0 0 1
A
B
只要A、B中有一个为低电平（0V），Y就为低电 平（0.7V），即：只要AB=0，则Y=0。 只有A、B同时为高电平（3V），Y才为高电平 （3.7V）。即：只有AB=1，才有Y=1。
2.当uI=UIH=3.6V，即：A=1时
假设三极管饱和，UBES=0.7V，UCES=0.3V
逻辑电平关系 正逻辑
真值表
A/V B/V Y/V
0 0 3 3 0 3 0 3 0 2.3 2.3 2.3
A B
0 0 1 1 0 1 0 1
Y
0 1 1 1
A
B
VD1
VD2
R
Y
只有A、B同时为低电平（0V），Y才为低电平 （0V）。即：只有A+B=0，才有Y=0。 只要A、B中有一个为高电平（3V），Y就为高电 平（2.3V），即：只要A+B=1，则Y=1。 这种或门电路同样存在“电平偏离”和带载能力差的问 题
iB i 1 i 2
U IH U BES R1
U BES ( U BB )
0 . 7 5 56K 0 . 19 ( mA ) 56
R2
T
C
uo
E
UBB=-5V
可见：iB>iBS ，即假设成立 uO=UOL=UCES=0.3V，即 Y=0 实现了逻辑非：
Y A
3.6V uI
逻辑符号
逻辑电平关系 正逻辑
真值表
UCC（5V） D1 D2 R Y
A/V B/V Y/V
0 0 3 3 0 3 0 3 0.7 0.7 0.7 3.7
A B
0 0 1 1 0 1 0 1
Y
0 0 0 1
A
B
只要A、B中有一个为低电平（0V），Y就为低电 平（0.7V），即：只要AB=0，则Y=0。 只有A、B同时为高电平（3V），Y才为高电平 （3.7V）。即：只有AB=1，才有Y=1。
2.当uI=UIH=3.6V，即：A=1时
假设三极管饱和，UBES=0.7V，UCES=0.3V
2.1-2.3分立元件基本逻辑门
教学过程一、教学内容：2.1二极管和三极管的开关特性 2.1.1 二极管的开关特性 1.二极管的开关作用用来接通或断开电路的开关器件应具有两种工作状态：一种是接通(要求其阻抗很小，相当于短路),另一种是断开(要求其阻抗很大，相当于开路)。
在数字电路中，二极管和三极管(BJT)工作在开关状态。
它们在脉冲信号的作用下，时而导通，时而截止，相当于开关的“接通”和“关断”。
研究它们的开关特性，就是具体分析导通和截止之间的转换问题。
当脉冲信号频率很高时，开关状态变化的速率非常快，可达每秒百万次数量级，这就要求器件的导通与截止两种状态的转换要在微秒甚至纳秒数量级的时间内完成。
2. 二极管开通时间二极管从截止转为正向导通所需的时间称为开通时间，这个时间同反向恢复时间相比很短，它对开关速度的影响很小，以致忽略不计。
通过以上讨论看出，二极管的暂态开关过程就是PN 结电容的充、放电过程。
二极管由截止过渡到导通时，相当于电容充电，二极管由导通过渡到截止时，相当于电容放电。
二极管结电容越小，充、放电时间越短，过渡过程越短，则二极管的暂态开关特性越好。
u i ＝0V 时，二极管截止，如同开关断开，u o ＝0V 。
二极管加反向电压u i ＝5V 时，二极管导通，如同0.7V 的电压源，u o ＝4.3V 。
二极管加正向电压 2.1.2 三极管的开关特性 1.三极管的开关条件(1)、截止 当输入 时，基射间的电压小于其门限电压Uth （0.5V ）,三极管截止，电流≈0，电流≈0，输出＝≈VCC ，这时，三极管工作在上图中的A 点。
为了使三极管能可靠截止，应使发射结处于反偏，因此，三极管的+ u i R L －+ u o－ D 开关电路+ u i =0V R L － + u o － D u i =0V 时的等效电路+u i R L － + u o － D 开关电路+ + －u i =5V R L －+ u o － D 0.7Vu i =5V 时的等效电路可靠截止条件为: 。
《数字电子技术基础》——集成逻辑门电路
（6）扇入扇出数。
扇入数：
--门电路输入端的个数，用NI表示。 扇出对数于：一个2输入的“或非”门，其扇入数NI＝2。
--门电路在正常工作时，
所能带同类门电路的最大数目， 它表示带负载能力。
&
IOH IIH
拉电流负载：（存在高电平下限值）。
&
N OH
I
（驱动门）
OH
I
（负载门）
IH
IIH &
...
2.2 TTL集成逻辑门电路
2.2.1 TTL与非门电路 2.2.2 TTL集电极开路门和三态门电路 2.2.3 TTL集成电路的系列产品
2.2.1 TTL与非门电路
输入级和输出级均采用晶体三极管，称为晶体三极 管-晶体三极管逻辑电路，简称TTL电路。
1.电路结构
R1
R2
R4 +UCC
A B
D1
T1 D2
T3
T2
D3
F
T4 R3
输入级 中间级 输出级
（1）输入级。
对输入变量实现“与”运算，
输入级相当于一个与门。
A
（2）中间级。
B D1
实现放大和倒相功能。向后级
提供两个相位相反的信号，分
别驱动T3、T4管。
（3）输出级。
R1 T1 D2
输入级
R2 T2
R3 中间级
R4 +UCC T3
D3 F
1.二极管的开关特性
（1）静态特性。
iD /mA
阳极
阴极
0.5 0.7 uD/V
(VT)
（a） 电路符号
（b）特性曲线
二极管当作开关来使用正是利用了二极管的单向导电性。
门电路
19
2. 3. 5电压传输特性 电压传输特性
& Ui Uo 输出低电平
开门电压：VON 关门电压：VOFF
输出高电平 UON UOH
UOLUOff
高电平噪声容限：VNL=VOFF-VOL=0.8-0.4=0.4V 低电平噪声容限：VNH=VOH-VON=2.4-2.0=0.4V
20
负载能力
21
CMOS门电路
iB＞IBS 发射结正偏 集电结正偏 uBE>0，uBC>0 iC＝ICS uCE＝UCES＝ 0.3V 很小， 相当开关闭合 11
三极管非门
+5V +3V
uA
R1
uF 0.3V 3.7V
A R2
iB
uo(F)
3V 0V
12
b c e c b
e
Vcc=5V b1
A B C
2.8K c1 A B C
4
2.2二极管和三极管的开关特性
Vcc R Vi K 三极管开关 Vo
Vcc
高电平下限
1
低电平上限
0.3V
0
K打开---Vo=Vcc， 输出高电平 K闭合---Vo=0.3V，输出低电平
5
二极管的开关特性
（1）单向导电性→正向导通与反向截止 ）单向导电性→ （2）说明： ）说明： 必须限制正向电流； 必须限制正向电流；
u = (3×0.7)V = 2.1 V 3.6 V B1
uC1 = uB2 = 1.4 V uE2 = uB4 = 0.7 V
T4
T1 正常放大时 :发射结正偏，集电结反偏，即 uC> uB > uE 发射结正偏，集电结反偏， 发射结正偏 现在 : uE> uB > uC ，即 β i ≈ 0.02 i b 发射结反偏 倒置放大 i c′′ = βi ib i e′′ =(1+ βi )ib c e 集电结正偏
2. 3. 5电压传输特性 电压传输特性
& Ui Uo 输出低电平
开门电压：VON 关门电压：VOFF
输出高电平 UON UOH
UOLUOff
高电平噪声容限：VNL=VOFF-VOL=0.8-0.4=0.4V 低电平噪声容限：VNH=VOH-VON=2.4-2.0=0.4V
20
负载能力
21
CMOS门电路
iB＞IBS 发射结正偏 集电结正偏 uBE>0，uBC>0 iC＝ICS uCE＝UCES＝ 0.3V 很小， 相当开关闭合 11
三极管非门
+5V +3V
uA
R1
uF 0.3V 3.7V
A R2
iB
uo(F)
3V 0V
12
b c e c b
e
Vcc=5V b1
A B C
2.8K c1 A B C
4
2.2二极管和三极管的开关特性
Vcc R Vi K 三极管开关 Vo
Vcc
高电平下限
1
低电平上限
0.3V
0
K打开---Vo=Vcc， 输出高电平 K闭合---Vo=0.3V，输出低电平
5
二极管的开关特性
（1）单向导电性→正向导通与反向截止 ）单向导电性→ （2）说明： ）说明： 必须限制正向电流； 必须限制正向电流；
u = (3×0.7)V = 2.1 V 3.6 V B1
uC1 = uB2 = 1.4 V uE2 = uB4 = 0.7 V
T4
T1 正常放大时 :发射结正偏，集电结反偏，即 uC> uB > uE 发射结正偏，集电结反偏， 发射结正偏 现在 : uE> uB > uC ，即 β i ≈ 0.02 i b 发射结反偏 倒置放大 i c′′ = βi ib i e′′ =(1+ βi )ib c e 集电结正偏
数电第二章 门电路
通过其中的电流IOFF ＝0. 闭合：无论流过其中的电流在多大范围内变化，其等效电阻
ROFF ＝0，电压UAK ＝0.
2.1.2 二极管的开关特性
二极管符号：
阳极
＋ uD －
阴极
伏安特性曲线：
Ui<0.5V时， 二极管截止， iD=0
UBR
0
iD(mA)
IF
0.5 0.7
uD(V)
伏安特性 Ui>0.7V时， 二极管导通
关门电阻Roff=0.7kΩ
以上分析说明： 悬空的输入端相当于接高电平。为了 防止干扰，一般将悬空的输入端接高电平。
TTL与非门在使用时多余输入端处理：
1. 若悬空，UI=“1”。 2. 接+5V。 3. 输入端并联使用。
讨论：TTL与门、或门、或非门 多余输入端如何处理
四、输入伏安特性——
反映输入电流iI和输入电压uI关系的曲线 1. 输入低电平，即uI＝0V时
逻辑符号：
B
Y
二、二极管或门
A D1
Y
B D2
-12V
uA
uB
uY
0V 0V -0.3V
0V 3V 2.7V
3V 0V 2.7V
3V 3V 2.7V
uA
uB
uY
AB
Y
0V 0V -0.3V 0 0
0
0V 3V 2.7V
01
1
3V 0V 2.7V 1 0
1
3V 3V 2.7V 1 1
1
逻辑式：Y=A+B
R2
b1 c1 T1
T2
逻辑关系：全1则0。
R3
+5V
uO =0.3V Y
ROFF ＝0，电压UAK ＝0.
2.1.2 二极管的开关特性
二极管符号：
阳极
＋ uD －
阴极
伏安特性曲线：
Ui<0.5V时， 二极管截止， iD=0
UBR
0
iD(mA)
IF
0.5 0.7
uD(V)
伏安特性 Ui>0.7V时， 二极管导通
关门电阻Roff=0.7kΩ
以上分析说明： 悬空的输入端相当于接高电平。为了 防止干扰，一般将悬空的输入端接高电平。
TTL与非门在使用时多余输入端处理：
1. 若悬空，UI=“1”。 2. 接+5V。 3. 输入端并联使用。
讨论：TTL与门、或门、或非门 多余输入端如何处理
四、输入伏安特性——
反映输入电流iI和输入电压uI关系的曲线 1. 输入低电平，即uI＝0V时
逻辑符号：
B
Y
二、二极管或门
A D1
Y
B D2
-12V
uA
uB
uY
0V 0V -0.3V
0V 3V 2.7V
3V 0V 2.7V
3V 3V 2.7V
uA
uB
uY
AB
Y
0V 0V -0.3V 0 0
0
0V 3V 2.7V
01
1
3V 0V 2.7V 1 0
1
3V 3V 2.7V 1 1
1
逻辑式：Y=A+B
R2
b1 c1 T1
T2
逻辑关系：全1则0。
R3
+5V
uO =0.3V Y
分立元件门电路课件
（5）因CMOS电路有极高的输入阻抗，故其扇出系数很大，达50
CMOS门电路功耗低，扇出数大，噪声容限大，开关速度与TTL接近， 易大规模集成，已成为数字集成电路的发展方向。
第三十三页，本课件共有35页
速度
TTL
快
CMOS 慢
功耗 大 小
噪声容限 小 大
扇出系数 集成度
小
低
大
高
第三十四页，本课件共有35页
U0Lmax1 UOL0
1UffUon2
ui /V
Uff—关门电平 (输出高电平的最小值≥ 2.4V)
Uon—开门电平 (输出低电平的最大值≤ 0.8V )
理想化
第十四页，本课件共有35页
UOH uo
UOL
UT
UT —阈值电压(门槛电平)
ui
UT=1.4V
三、门电路级联：
前一个器件的输出就是后一个器
F T5电流过 大被烧毁。
OC门电路
A B C
+5V
+VCC
R1
R2
RC
T1
T2
R3
F T5
OC门必须外接电阻RC和电源VCC才能正常工作。
A
逻辑符号：
&
F
A
F
B
B
第二十页，本课件共有35页
OC门可以实现“线与”
VCC
A
RC
& F1
B
F
C & F2
D
F=F1•F2
第二十一页，本课件共有35页
RC的计算方法
3、输出特性
“0”
“1”
1
拉电流负载
R
F
(输出高电平有效)
CMOS门电路功耗低，扇出数大，噪声容限大，开关速度与TTL接近， 易大规模集成，已成为数字集成电路的发展方向。
第三十三页，本课件共有35页
速度
TTL
快
CMOS 慢
功耗 大 小
噪声容限 小 大
扇出系数 集成度
小
低
大
高
第三十四页，本课件共有35页
U0Lmax1 UOL0
1UffUon2
ui /V
Uff—关门电平 (输出高电平的最小值≥ 2.4V)
Uon—开门电平 (输出低电平的最大值≤ 0.8V )
理想化
第十四页，本课件共有35页
UOH uo
UOL
UT
UT —阈值电压(门槛电平)
ui
UT=1.4V
三、门电路级联：
前一个器件的输出就是后一个器
F T5电流过 大被烧毁。
OC门电路
A B C
+5V
+VCC
R1
R2
RC
T1
T2
R3
F T5
OC门必须外接电阻RC和电源VCC才能正常工作。
A
逻辑符号：
&
F
A
F
B
B
第二十页，本课件共有35页
OC门可以实现“线与”
VCC
A
RC
& F1
B
F
C & F2
D
F=F1•F2
第二十一页，本课件共有35页
RC的计算方法
3、输出特性
“0”
“1”
1
拉电流负载
R
F
(输出高电平有效)
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
（3）三极管非门
+5V
1k Ω
A
4.3k Ω
Y
β =40
A
1
Y
难点
电路图 逻辑符号
①uA＝0V 时，三极管截止，iB＝0，iC＝0，输出电压 uY＝VCC＝5V ②uA＝5V 时，三极管导通。基极电流为：
iB
I BS
5 0.7 m A 1m A 4.3 5 0.3 0.12 mA 40 1
iB＞IBS（三极管饱和的条件） ，三极管工作在饱和状态。输出电压 uY＝UCES ＝0.3V。
A 0 1 Y 1 0
YA
3.MOS 管的开关特性（非门）
（1）uGS＜开启电压 UT：MOS 管工作在截止区，漏源电流 iDS 基本为 0， 输出电压 uDS≈UDD，MOS 管处于"断开"状态，其等效电路如图(b)所示。 （ 2 ） uGS ＞ 开 启 电 压 UT ： MOS 管 工 作 在 导 通 区 ， 漏 源 电 流
2.1 二极管、三极管和 MOS 管的开关特性+2.2 分立元件门电路 一、定义
标准高电平、标准低电平、正逻辑、负逻辑 二、二极管、三极管和 MOS 管的开关特性 1.二极管的开关特性 （1）原理：二极管的单向导电性 （2）二极管与门
（3）二极管或门
环节八 【板书设计】 2.三极管的开关特性 5 分钟 在开关电路中，三极管工作在截止和饱和状态 （1）截止状态：两个 PN 结反偏，iC=0,UCE=VCC,CE 间的等效电阻很大，相当于断开状 态。 （2）饱和状态：两个 PN 结正偏，iC=ICS,uCE=UCES=0.3V, CE 间的等效电阻很小，相当 于闭合状态。 （3）三极管非门
重点
D + ui=0V － RL + uo －
D + + － 0.7V ui=5V RL － + uo －
让学生回 顾二极管 的导电特 性
ui=0V 时的等效电路
ui=5V 时的等效电路
ui=0<UT 时，二极管截止， ui=5>UT 时，二极管导通，如 如同开关断开，uo＝0V 同 0.7V 的电压源，uo＝4.3V
课 时 授 课 计 划
授课日期 授课班级
课
题
1．了解逻辑门电路的作用和常用类型。
教学目的 与要求
2．理解高电平信号和低电平信号的含义。 3．理解二极管、三极管、MOS 管的开关特性。 4．了解分立元件门电路的工作原理。
教学重点：
教学重 点与教 学难点
+5V
1k Ω
A
4.3k Ω
Y
β =40
A
1
Y
电路图
逻辑符号
①uA＝0V 时，三极管截止，iB＝0，iC＝0，输出电压 uY＝VCC＝5V ②uA＝5V 时，三极管导通。基极电流为：
iB
I BS
5 0.7 m A 1m A 4.3 5 0.3 0.12 mA 40 1
iB＞IBS（三极管饱和的条件） ，三极管工作在饱和状态。输出电压 uY＝UCES＝0.3V。
（2）二极管与门
难点
（3）二极管或门
uA u B
0V 0V 5V 5V 0V 5V 0V 5V
uY
0V 4.3V 4.3V 4.3V
D1 截止 截止 导通 导通
D2 截止 导通 截止 导通
环节四 2.三极管的开关特性 【新课讲授】 在开关电路中，三极管工作在截止和饱和状态 63 分钟 （1）截止状态：两个 PN 结反偏，iC=0,UCE=VCC,CE 间的等效电阻很大，相 当于断开状态。 带领学生 回顾三极 管工作在 截止和饱 和状态时 的特点 （2）饱和状态：两个 PN 结正偏，iC=ICS,uCE=UCES=0.3V, CE 间的等效电 阻很小，相当于闭合状态。
二极管、三极管、MOS 管的开关特性 教学难点： 分立元件门电路的工作原理
教学方法 授课主
讲授、板书、提问、讨论、归纳
教材、教案、黑板、粉笔、多媒体
要教具 课外作业 （练习题 或） 思考题
教材 P57（2.8）
教学环节
教师活动
教法手段
1. 起立，师生互相问好 。 环节一 【组织教学】 2. 坐下，清点人数，指出和纠正存在问题。 3 分钟 1．二极管的导电特性。 环节二 【复习提问】 2．三极管的三种工作状态的条件及其特点。 3 分钟 电子器件二极管、三极管、MOS 管都有导通和截止两种明显可区分的状态，因此都 可作为开关来使用。分立元件门电路虽在实际工程中已很少应用，但其功能强，且是 环节三 所以了解分立元件门电路的工作原理有助于学习和掌握集成 【新课导入】 复杂集成门电路的基础， 门电路。 3 分钟
一、定义
标准高电平（USH） ：高电平的下限值。 标准低电平（USL） ：低电平的上限值。 正逻辑：高电平用 1 表示，低电平用 0 表示 负逻辑：高电平用 0 表示，低电平用 1 表示 二、二极管、三极管和 MOS 管的开关特性 1.二极管的开关特性 （1）原理：二极管的单向导电性
D + ui － 开关电路 RL + uo －
难点
iDS=UDD/(RD+rDS)。其中，rDS 为 MOS 管导通时的漏源电阻。输出电压 UDS=UDD·rDS/(RD+rDS),如果 rDS＜＜RD，则 uDS≈0V，MOS 管处于"接通 "状态，其等效电路如图(c)所示。
YA
环节五 【课堂随练】 见课件 5 分钟 环节六 【课堂小结】 老师与同学一同完成。教师为附，学生为主，进行知识总结。 5 分钟 环节七 【布置作业】 教材 P57（2.8） 3 分钟
A 0 1 Y 1 0
YA
3.MOS 管的开关特性（非门）
YA