分频器设计实验报告

竭诚为您提供优质文档/双击可除分频器设计实验报告

篇一：n分频器分析与设计

一、实验目的

掌握74190/74191计数器的功能，设计可编程计数器和n分频器，设计(n-1/2)计数器、分频器。

二、实验原理

分频是对输入信号频率分频。1、cD4017逻辑功能

2、74190/74191逻辑功能

3、集成计数器级联

当所需计数器模数超过所选计数器最大计数状态时，需要采取多片计数器级联。方法分为异步级联和同步级联。4、集成计数器的编程

在集成计数器的时序基础上，外加逻辑门电路等，反馈集成计数器的附加功能端，达到改变计数器时序的目的。可采用复位编程和置数编程两种。5、多片74190/74191计数

器级联

可根据具体计数需求和增减需求，选用74190或74191，选择不同功能、同步或异步设计等。

6、74190/74191计数器编程

由于没有复位端，因此只能使用置数编程，置数端置为0即可异步置数。可根据需求设计n进制加法或减法计数器。

n与译码逻辑功能如下。

7、74191组成(n-1/2)分频器电路如下图：

u3

计数器的两个循环中，一个循环在cp的上升沿翻转；另一个是在cp的下降沿翻转，使计数器的进制减少1/2，达到(n-1/2)分频。

三、实验仪器

1、直流稳压电源1台

2、信号发生器1台

3、数字万用表1台

4、实验箱1台

5、示波器1台

四、仿真过程

1、按照cD4017和74191功能表验证其功能。

2、74191组成可编程计数器

(1)构成8421bcD十进制加法计数器，通过实验验证正确性，列出时序表。设计图如下

仿真波形如下

(2)构成8421bcD十进制减法计数器，通过实验验证正

确性，列出时序表。设计图如下：

仿真波形如下

篇二：数字逻辑实验报告(5分频器)

实验报告

课程名称：实验项目：姓名：专业：班级：学号：

数字逻辑实验5分频器的原理及实现

计算机科学与技术计算机14-8班

计算机科学与技术学院

实验教学中心

20XX年12月15日

实验项目名称：5分频器的原理及实现

一、实验要求

设计一个5分频器，使输出信号的频率是时钟脉冲信号频率的1/5。

二、实验目的

掌握分频器的逻辑功能及应用方法，利用分频器设计实际电路。

三、实验内容

5分频器功能分析：

我们采用同步加法计数器的方法设计分频器。由于分频器在每个时钟脉冲的作用下，状态都会发生变化，我们可以设置前两个脉冲计数状态下的外部信号输出为1，后3个脉

冲计数脉冲状态下，输出信号为0。这样保证完整周期的时钟信号，该时钟周期是时钟脉冲信号周期的5倍，实现了5分频的目的。由功能分析，5分频器真值表如下：

由上表可以得到同步计数器函数表达式：+

由以上4式可以画出逻辑电路图，如下：

Q1

(n?1)(n?

1)(n?1)

?Q1Q2Q3?Q1(Q2?Q3)?Q1Q3

Q2Q3

Z?Q1Q2

四、实验步骤建立一个新的文件夹

打开QuartusⅡ后，新建工程，输入工程名。

选择仿真器件，器件选择FLex10K，

芯片选择epF10K10Tc144-4。新建

“blockDiagram/schematicFile”文件画逻辑图并编译。新建“VectorwaveformFile”波形文件，设置好输入的波形，保存文件并分析仿真波形。

选择“Assignments”->“pins”，绑定管脚并编译。

选择“Tools”->“programmer”点击“start”下载到芯片并进行逻辑验证。

五、实验设备