数字电路第9章
数字电路-数模转换
d2
I 22
d1
I 23
d0
I 24
)
IRF 24
(d3 23
d2 22
d1 21 d0 20 )
IRF 24
3
(di 2i )采用恒流源电路后对提高转换精度有什么好处？
i0
9.2.7 D/A转换器的主要技术指标
1.分辨率
分辨率：D/A转换器模拟输出电压可能被分离的等级数。 实际应用中用输入数字量的位数表示D/A转换器的分辨率。
八位集成ADC0809
图 9-17 ADC0809 (a) 电原理框图； (b) 引脚图
2. 主要技术指标 分辨率： 八位。
转换时间： 100μs 。
功耗： 15mW 电源： 5V 。
图 9-4 比例系数误差
图 9-5 漂移误差
3.
从数字信号输入DAC起，到输出电流（或电压）
达到稳态值所需的时间为建立时间。 建立时间的大小
决定了转换速度。目前 10~12
D/A 转换
器（不包括运算放大器）的建立时间可以在 1 微秒以
内。
§9-3 A/D转换器（ADC）
A/D
A/D转换是将模拟信号转换为数字信号， 转换过程:
工 作 波 形
ADC
电路实现
9.3.5 A/D转换器的主要技术指标
1.
分辨率指A/D转换器对输入模拟信号的分辨能力。 从理论上讲，一个n位二进制数输出的A/D转换器应能区 分输入模拟电压的2n个不同量级。 例如，A/D转换器的输出为 1221n位F二SR进制数，最大输入模 拟信号为 10V，则其分辨率为
1V 13/15 V 11/15 V 9/15 V 7/15 V 5/15 V 3/15 V 1/15 V
数字电路与逻辑设计李晓辉第9章习题答案
四、习题解答9-1 题9-1图所示为ＴＴＬ与非门构成的微分型单稳态电路，试画出在输入信号I v 作用下，a 、b 、d 、e 、0v 各点波形，求输出0v 的脉冲宽度。
Iv 0v abde0.01Fμ100Ω5.1k Ω题 9-1图解 在输入信号I v 作用下，a 、b 、d 、e 、0v 各点波形如图9-8所示。
3.6V3.6V3.6V3.6V3.6V 0.3V 0.3V0.3V 0.3V 0.3V0.3V-1.5V1.4V 1.4V1.4V-1.5Vd ab etwv Iv脉宽3300.7()(100100)0.0110210w t R R C s s --=+=+⨯⨯=⨯9-2 题9-2图所示为ＣＭＯＳ反相器构成的多谐振荡器，试分析其工作原理，画出a 、b 点及O v 的工作波形，写出振荡周期的公式。
Ov C2R 1R ba题9-2图图9-8 题9-1 波形图解 题9-2图中电路是教材中CMOS 型多谐振荡器的改进电路，阈值电压V T 不同，振荡频率会改变。
C 两端电压峰值变为2V DD ，从而大大减小了由于阈值电压V T 的离散性导致振荡频率的变化。
1R 接入后保护了CMOS 门输入二极管。
a 、b 点及0v 的工作波形如图9-9所示。
振荡周期计算 令1210R R =，有12lnDD T w T V V t R C V +=，222ln DD Tw DD TV V t R C V V -=-，12w w T t t =+ 若1,2T DD V V =则ln 9 2.2T RC RC =≈。
9-3 利用图9-13所示的集成单稳态触发器，要得到输出脉冲宽度等于3ms 的脉冲，外接电容C 应为多少？（假定内部电阻int R Ω（2k ）为微分电阻。
） extC ext R extR intR ext C C CV CC V Ov O v '74121ext/C CCV 2A 1A BIv extC extR int R ext C C CV CCV Ov O v '74121ext/C 2A 1A BIv (b )(a)解 因为int 0.7w t R C =，所以33int 310 2.140.70.7210w t C uF uF R -⨯===⨯⨯ 9-4 题9-4图是用两个集成单稳态触发器74121组成的脉冲变换电路，外接电阻和外接电容的参数如图所示。
数字电子技术基础第九章模数与数模转换
vo
+
I=IREF
=
VREF R1
S3
S2
S1
S0
I
I
I
I
I
VREF
R1 VR+
Tr A2
2
T3
T2
4
8
16
16
T1
T0
Tc
VR— +
IREF
IE3
IE2
IE1
IE0
IEC
R
2R
2R
2R
2R 2R
IBB
偏置 电流
VEE
R
R
R
IE3=I/2，IE2=I/4，IE1=I/8，IE0=I/16
电流的参 考方向
i0
二． 倒T形电阻网络D/A转换器（4位）
图中S0～S3为模拟电子开关，由输入数码Di控制， 当Di=1时，Si接运算放大器反相输入端（虚地），电流Ii流入求和电路； 当Di=0时，Si将电阻2R接地。 所以，无论Si处于何种位置，与Si相连的2R电阻均接“地”（地或虚地）。
电流的参 考方向
电流的真 实方向也 如此
参考电压源VREF、运算放大器A2、R1、Tr、R与VEE组成基准电 流IREF产生电路，A2和R1、Tr的cb结组成电压并联负反馈电路 ，以稳定输出电压，即Tr的基极电压。Tr的集电结，电阻R到 VEE为反馈电路的负载，由于电路处于深度负反馈，根据虚短 的原理，其基准电流为：
I I REF
VREF R1
000 001 010 011 100 101 110 111 D
根据解码网络的不同，D/A转换器分不同类型，常见的 有： 倒T型电阻网络D/A转换 权电阻网络D/A转换 权电流型D/A转换等
数字逻辑电路王秀敏第9章检测+习题答案081016
检 测 题 (第9章)一、选择题 答案：1. （D ）2. （D ）3. （D ）4. （C ）5. （B ）二、填空题答案：1.单稳态2.截止，高电平3.定时元件R 、C4.微分电路5.输出波形的幅度 三、分析计算解：（1）T+CC 22128,33V V V ==⨯=T-CC 11124,33V V V ==⨯=T+T-844V V V V ∆=-=-= （2）根据I V 上升过程中，I CC 23V V >时，O 0V =，I V 下降过程中，I CC 13V V <时，O 1V =画出波形图如图R9.1（3）T+A T-A 114,4222V V V V V V ====⨯=，T+T-422V V V V ∆=-=-=04812v i (V)v O (V)V OH V OLtt图R9.1四、解：以最简单的三个与非门组成的环形振荡器为例，V A V B V C VD2tpd tpd3tpd图R9.2图T9.2，它是由三个反相器组成的环形振荡器，环形振荡器是由奇数个与非门依次首尾相接组成的环形电路，这个电路没有稳定状态，它必然会产生自激振荡。
其振荡频率完全取决于与非门的平均延迟时间。
设初始瞬态为1A =，经过第1个门的延迟在经第2门延迟，最后第3门延迟而反馈到A 点，使0A =，从1A =到0A =总过需要经历D1D2D31t t t T ++=的时间。
同理，使0A =变为1A =也要经历相同的时间过程。
因此振荡周期为126pd T T t ==（在美级门的平均延迟时间相等的情况下），故每级门的平均传输延迟时间为D /6t T =，从示波器荧光屏上读出波形周期T ，算出D t 的值。
各门输出波形如图图T9.2所示。
基于上述原理，将任何3≥的奇数个反相器首尾连接成环形电路都能产生自激振荡，振荡周期2pd T nt =。
五、答：（1）图P9.3（a ）构成对称式多谐振荡器，图T9.3(b)构成石英晶体多谐振荡器 （2）T9.3（a ）的振荡周期频率为OH IK OH TH 12,nV V T Rfcl f V V T-≈=-，T （或f ）与R 、C及OH V 、OL V 、T V 有关，图T9.3(b)的振荡频率f 非常稳定，仅由晶体的谐振荡频率决定。
第9章_数模和模数转换电路学习指导
第九章 数模（D/A ）和模数（A/D ）转换电路一、 内容提要模拟信号到数字信号的转换称为模—数转换，或称为A/D （Analog to Digital ），把实现A/D 转换的电路称为A/D 转换器（Analog Digital Converter ADC ）；从数字信号到模拟信号的转换称为D/A （Digital to Analog ）转换，把实现D/A 转换的电路称为D/A 转换器（ Digital Analog Converter DAC ）。
ADC 和DAC 是沟通模拟电路和数字电路的桥梁，也可称之为两者之间的接口。
二、 重点难点本章重点内容有：1、D/A 转换器的基本工作原理（包括双极性输出），输入与输出关系的定量计算；2、A/D 转换器的主要类型（并联比较型、逐次逼近型、双积分型），他们的基本工作原理和综合性能的比较；3、D/A 、A/D 转换器的转换速度与转换精度及影响他们的主要因素。
三、本章习题类型与解题方法 DAC网络DAC 权电阻 ADC 直接ADC间接ADC权电流型DAC权电容型DAC开关树型DAC输入/输出方式 并行 串行 倒梯形电阻网络DAC这一章的习题可大致分为三种类型。
第一种类型是关于A/D 、D/A 转换的基本概念、转换电路基本工作原理和特点的题目，其中包括D/A 转换器输出电压的定量计算这样基本练习的题目。
第二种类型是D/A 转换器应用的题目，这种类型的题目数量最大。
第三种类型的题目是D/A 转换器和A/D 转换器中参考电压V REF 稳定度的计算，这种题目虽然数量不大，但是概念性比较强，而且有实用意义。
（一）D/A 转换器输出电压的定量计算【例9 -1】图9 -1是用DAC0830接成的D/A 转换电路。
DAC0830是8位二进制输入的倒T 形电阻网络D/A 转换器，若REF V =5 V ，试写出输出电压2O V 的计算公式，并计算当输人数字量为0、12n - (72)和2n -1(82-1)时的输出电压。
第8-9章数字逻辑电路基本知识
第8章数字电路基础(The foundation Of Digital Circuit )§8.1数字电路的特点§8.2 数制§8.5 集成逻辑门电路§8.4 基本逻辑运算及逻辑门§8.3码制电子电路中的信号模拟信号数字信号随时间连续变化的信号不连续的离散信号，只有两种电平§8.1 数字电路的特点模拟信号：tu正弦波信号t全波整流信号u研究模拟电路, 注重输入与输出信号之间大小、相位关系。
处理模拟信号的电路为模拟电路：交直流放大器、滤波器、信号发生器等。
模拟电路中要求晶体管工作在线性放大状态。
数字信号：数字信号：用“0”和“1”反映实际中的两种对立状态，如电平高低, 开关通断, 电流有无…tu 数字电路抗干扰能力强, 稳定可靠,集成度高, 性价比高数字电路处理数字信号, 分析电路输出与输入信号之间的逻辑关系, 分析方法有：逻辑电路图、真值表、逻辑表达式、波形图、逻辑代数和卡诺图数字电路中三极管为开关状态,即饱和状态或截止状态：B=0,三极管截止,I B =0,I C ≈0B=1,三极管饱和,I C ≈U CC /R C ,U CE ≈0+U CC BR C+U CC CE BR C11118.2 数制1.十进制：0、1 、2 、3 、4 、5 、6 、7 、8 、9(157)D =012107105101×+×+×1) 十个数码, 逢十进一2) 用下标D 或10表示十进制数, 989或(989)D 3) 权展式:10—基数10n-1---权一个十进制数N 可以表示成：∑∞−∞=×=i iiD KN 10)(十个电路状态才能表示十个数码, 技术上有许多困难, 因此, 数字电路中不采用十进制。
K i : 0～92.二进制：∑∞−∞=×=i iiB KN 2）（（1001)B =012321202021×+×+×+×= 91) 两个数码, 逢二进一: 0、12)用下标B 或2表示二进制数：(1011)B3)权展式:2---基数2n-1---权K i : 0、1数字电路采用二进制。
精品课件-数字电路与EDA设计-第9章 设计实现和时序仿真
设计实现和时序仿真-时序约束
下面给出在约束编辑器中编辑约束的步骤： 1、双击与时钟网络CLK相关的周期单元，打开时钟周 期对话框； 2、为定义时钟信号，选择Specify Time：可明确地定义 时钟的周期； 3、在Time框中输入7.0；
设计实现和时序仿真 -使用PlanAhead分配I/O位置
翻译步骤中使用UCF文件和设计网表文件来产生 一个新的NGD文件。下面主要介绍输入输出模块 （IOB）分配信号的过程：
1、在Sources窗口中，选择stopwatch模块； 2、单击+展开User Constraints目录层级； 3、如图9.11所示，双击I/O Pin Planning (PlanAhead)-Post-Synthesis，将完成用户约束
设计实现和时序仿真 -使用PlanAhead分配I/O位置
利用PlanAhead能添加和编辑定义在NGD文件中的管 脚位置和面积组约束。PlanAhead写约束到工程用户约束 文件（User Constraint File,UCF）文件。当工程中有多个 UCF文件的情况下，将问设计人员新的约束写到哪个约 束文件中。如果修改了已经存在的约束，它们将写回到 最初创建的约束文件中。PlanAhead也提供了设备指定的 设计规则检查（Design Rule Check,DRC）,来帮助进行引 脚规划和布局。
设计实现和时序仿真-实现过程概述
翻译的主要作用是将综合输出的逻辑网表翻译为 Xilinx特定器件的底层结构和硬件原语。
high speed Design - 9.连接器
高速数字电路设计教材yyyy-mm-dd日期：批准:yyyy-mm-dd 日期：审核:yyyy-mm-dd 日期：审核:yyyy-mm-dd 日期：拟制:华为技术有限公司版权所有 侵权必究目 录249.9 连接器的电源控制特性(POWER-HANDLING FEATURES OF CONNECTORS) (22)9.8 经过连接器的差分信号(DIFFERENTIAL SIGNALING THROUGH ACONNECTOR) (22)9.7.3 Teradyne 多负载总线连接器(Teradyne Multidrop Bus Connector) (21)9.7.2 Augat 点对点连接器(Augat Point-to-Point Connector) (20)9.7.1 AMP Z-Pack 点对点连接器（AMP Z-Pack Point-to-Point Connector ） (20)9.7 用于高速信号的特殊连接器(SPECIAL CONNECTORS FOR HIGH-SPEEDAPPLICATIONS) (19)9.6.3 常规阻塞(Common Mode Choke) (18)9.6.2 屏蔽(Shielding) (18)9.6.1 滤波(Filtering) (18)9.6 外部连接中如何满足EMI 问题(FIXING EMI PROBLEMS WITH EXTERNALCONNECTIONS) (15)9.5 连接器布地的连续性(CONTINUITY OF GROUND UNDERNEATH ACONNECTOR) (14)9.4.5 匹配电阻(Matching Resistor) (14)9.4.4 模拟接收线的源端阻抗(Simulated Source Impendance of Receiving Line) (14)9.4.3 发送线的终端阻抗(Terminating Impedance on the Transmitting Line) (14)9.4.2 脉冲发生器和源端阻抗(Pulse Generator and Source Impedance) (13)9.4.1 接地和信号管脚(Ground and Signal Pins) (13)9.4 连接器的耦合测量(MEASURING COUPLING IN A CONNECTOR) (12)9.3 .5 慢速总线(Very Slow Bus) (12)9.3.4 分布均匀的负载(Evenly-Spaced Loads) (11)9.3.3 接受器和驱动器的电容(Capacitance of Receivers and Drivers) (11)9.3.2 电路布线电容(Circuit Trace Capacitance) (11)9.3.1 管脚到管脚的电容（Pin-to-Pin Capacitance ） (10)9.3 寄生电容--多负载总线上的连接器（PARASITIC CAPACITANCE--USINGCONNECTORS ON A MULTIDROP BUS ） (6)9.2 串联电感——连接器产生电磁干扰（EMI ）的主要原因（SERIESINDUCTANCE--HOW CONNECTORS CREATE EMI ） (5)9.1.2 地平面如何改变会流路径（How Grounds Alter the Return-Current Path ） (3)9.1 共模电感（MUTUAL INDUCTANCE--HOW CONNECTORS CREATE (3)第九章 连接器（Connectors ）......................................................第九章连接器（Connectors）摘要：本章就连接器对系统所造成的信号干扰问题和EMI问题进行了原理性分析和理论计算，对我们所应关注的连接器的三个主要参数：共模电感、串联电感和寄生电容的产生机制和影响进行了深入的讨论。
《数字电子技术》详细目录
《数字电子技术》目录第1章数制与编码1.1 数字电路基础知识1.1.1 模拟信号与数字信号1.1.2 数字电路的特点1.2 数制1.2.1 十进制数1.2.2 二进制数1.2.3 八进制数1.2.4 十六进制数1.3 数制转换1.3.1 二进制数与八进制数的相互转换1.3.2 二进制数与十六进制数的相互转换1.3.3 十进制数与任意进制数的相互转换1.4 二进制编码1.4.1 加权二进制码1.4.2 不加权的二进制码1.4.3 字母数字码1.4.4 补码1.5带符号二进制数的加减运算1.5.1 加法运算1.5.2 减法运算第2章逻辑门2.1 基本逻辑门2.1.1 与门2.1.2 或门2.1.3 非门2.2 复合逻辑门2.2.1 与非门2.2.2 或非门2.2.3 异或门2.2.4 同或门2.3 其它逻辑门2.3.1 集电极开路逻辑门2.3.2 集电极开路逻辑门的应用2.3.3 三态逻辑门2.4 集成电路逻辑门2.4.1 概述2.4.2 TTL集成电路逻辑门2.4.3 CMOS集成电路逻辑门2.4.4 集成逻辑门的性能参数2.4.5 TTL与CMOS集成电路的接口*第3章逻辑代数基础3.1 概述3.1.1 逻辑函数的基本概念3.1.2 逻辑函数的表示方法3.2 逻辑代数的运算规则3.2.1 逻辑代数的基本定律3.2.2 逻辑代数的基本公式3.2.3 摩根定理3.2.4 逻辑代数的规则3.3 逻辑函数的代数化简法3.3.1 并项化简法3.3.2 吸收化简法3.3.3 配项化简法3.3.4 消去冗余项法3.4 逻辑函数的标准形式3.4.1 最小项与最大项3.4.2 标准与或表达式3.4.3 标准或与表达式3.4.4 两种标准形式的相互转换3.4.5 逻辑函数表达式与真值表的相互转换3.5 逻辑函数的卡诺图化简法3.5.1 卡诺图3.5.2 与或表达式的卡诺图表示3.5.3 与或表达式的卡诺图化简3.5.4 或与表达式的卡诺图化简3.5.5 含无关项逻辑函数的卡诺图化简3.5.6 多输出逻辑函数的化简*第4章组合逻辑电路4.1 组合逻辑电路的分析4.1.1 组合逻辑电路的定义4.1.2 组合逻辑电路的分析步骤4.1.3 组合逻辑电路的分析举例4.2 组合逻辑电路的设计4.2.1 组合逻辑电路的一般设计步骤4.2.2 组合逻辑电路的设计举例4.3 编码器4.3.1 编码器的概念4.3.2 二进制编码器4.3.3 二－十进制编码器4.3.4 编码器应用举例4.4 译码器4.4.1 译码器的概念4.4.2 二进制译码器4.4.3 二－十进制译码器4.4.4 用译码器实现逻辑函数4.4.5 显示译码器4.4.6 译码器应用举例4.5 数据选择器与数据分配器4.5.1 数据选择器4.5.2 用数据选择器实现逻辑函数4.5.3 数据分配器4.5.4 数据选择器应用举例4.6 加法器4.6.1 半加器4.6.2 全加器4.6.3 多位加法器4.6.4 加法器应用举例4.6.5 加法器构成减法运算电路*4.7 比较器4.7.1 1位数值比较器4.7.2 集成数值比较器4.7.3 集成数值比较器应用举例4.8 码组转换电路4.8.1 BCD码之间的相互转换4.8.2 BCD码与二进制码之间的相互转换4.8.3 格雷码与二进制码之间的相互转换4.9 组合逻辑电路的竞争与冒险4.9.1 冒险现象的识别4.9.2 消除冒险现象的方法第5章触发器5.1 RS触发器5.1.1 基本RS触发器5.1.2 钟控RS触发器5.1.3 RS触发器应用举例5.2 D触发器5.2.1 电平触发D触发器5.2.2 边沿D触发器5.3 JK触发器5.3.1 主从JK触发器5.3.2 边沿JK触发器5.4 不同类型触发器的相互转换5.4.1 概述5.4.2 D触发器转换为JK、T和T＇触发器5.4.3 JK触发器转换为D触发器第6章寄存器与计数器6.1 寄存器与移位寄存器6.1.1 寄存器6.1.2 移位寄存器6.1.3移位寄存器应用举例6.2 异步N进制计数器6.2.1 异步n位二进制计数器6.2.2 异步非二进制计数器6.3 同步N进制计数器6.3.1 同步n位二进制计数器6.3.2 同步非二进制计数器6.4 集成计数器6.4.1 集成同步二进制计数器6.4.2 集成同步非二进制计数器6.4.3 集成异步二进制计数器6.4.4 集成异步非二进制计数器6.4.5 集成计数器的扩展6.4.6 集成计数器应用举例第7章时序逻辑电路的分析与设计7.1 概述7.1.1 时序逻辑电路的定义7.1.2 时序逻辑电路的结构7.1.3 时序逻辑电路的分类7.2 时序逻辑电路的分析7.2.1时序逻辑电路的分析步骤7.2.2 同步时序逻辑电路分析举例7.2.3 异步时序逻辑电路分析举例7.3 同步时序逻辑电路的设计7.3.1 同步时序逻辑电路的基本设计步骤7.3.2 同步时序逻辑电路设计举例第8章存储器与可编程器件8.1 存储器概述8.1.1 存储器的分类8.1.2 存储器的相关概念8.1.3 存储器的性能指标8.2 RAM8.2.1 RAM分类与结构8.2.2 SRAM8.2.3 DRAM8.3 ROM8.3.1 ROM分类与结构8.3.2 掩膜ROM8.3.3 可编程ROM8.3.4 可编程ROM的应用8.4 快闪存储器（Flash Memory）8.4.1 快闪存储器的电路结构8.4.2 闪存与其它存储器的比较8.5 存储器的扩展8.5.1 存储器的位扩展法8.5.2 存储器的字扩展法8.6 可编程阵列逻辑8.6.1 PAL的电路结构8.6.2 PAL器件举例8.6.3 PAL器件的应用8.7 通用阵列逻辑8.7.1 GAL的性能特点8.7.2 GAL的电路结构8.7.3 OLMC8.7.4 GAL器件的编程与开发8.8 CPLD、FPGA和在系统编程技术8.8.1 数字可编程器件的发展概况8.8.2数字可编程器件的编程语言8.8.3数字可编程器件的应用实例第9章D/A转换器和A/D转换器9.1 概述9.2 D/A转换器9.2.1 D/A转换器的电路结构9.2.2 二进制权电阻网络D/A转换器9.2.3 倒T型电阻网络D/A转换器9.2.4 D/A转换器的主要技术参数9.2.5 集成D/A转换器及应用举例9.3 A/D转换器9.3.1 A/D转换的一般步骤9.3.2 A/D转换器的种类9.3.3 A/D转换器的主要技术参数9.3.4 集成A/D转换器及应用举例第10章脉冲波形的产生与整形电路10.1 概述10.2 多谐振荡器10.2.1 门电路构成的多谐振荡器10.2.2 采用石英晶体的多谐振荡器10.3 单稳态触发器10.3.1 门电路构成的单稳态触发器10.3.2 集成单稳态触发器10.3.3 单稳态触发器的应用10.4 施密特触发器10.4.1 概述10.4.2 施密特触发器的应用10.5 555定时器及其应用10.5.1 电路组成及工作原理10.5.2 555定时器构成施密特触发器10.5.3 555定时器构成单稳态触发器10.5.4 555定时器构成多谐振荡器第11章数字集成电路简介11.1 TTL门电路11.1.1 TTL与非门电路11.1.2 TTL或非门电路11.1.3 TTL与或非门电路11.1.4 集电极开路门电路与三态门电路11.1.5 肖特基TTL与非门电路11.2 CMOS门电路11.2.1 概述11.2.2 CMOS非门电路11.2.3 CMOS与非门电路11.2.4 CMOS或非门电路11.2.5 CMOS门电路的构成规则11.3 数字集成电路的使用。
第9章电工电子技术 门电路与组合逻辑电路
逻辑或 (逻辑加)
逻辑状态表 全0出0 有1出1
（3）“非”逻辑运算和非门
非逻辑
A具备时 ，事件F不发生；A不具备时，事件F 发生。
开关闭为“1” R
灯不亮为“0”
E
A
F
则开关A与灯F的关系为 “非”逻辑
开关开为“0” 灯亮为“1”
三极管非门电路
+UCC
+3V RC
A RB
F
逻辑符号 1F
A 限幅二极管
B& &
A&
&
F
& C
2.应用卡诺图化简
（1）最小项与逻辑相邻 把逻辑函数的输入、输出关系写成与、或、非
等逻辑运算的组合式，即逻辑代数式，称为逻辑 函数式，我们通常采用“与或”的形式。
比如： F ABC ABC ABC ABC ABC 若表达式中的乘积包含了所有变量的原变量或 反变量，则这一项称为最小项，上式中每一项 都是最小项。
B
C
F
1
0
0
1
1
0
0
0
0
0
1
0
0
0
0
0
1
1
1
0
1
1
1
1
注意！
n个变量可以有2n个组合，一般 按二进制的顺序，输出与输入状态一 一对应，列出所有可能的状态。
3. 逻辑函数表示形式的转换 （1）由真值表转换到与或表达式
第一步：取真值表中函数值为“1”的各 项，将变量写成“与”的形式；（变量 为1，取其本身，变量为0，取其反）
AB AC BC
例2：
F ABC ABC ABC 提出AB
第九章VHDL描述数字电路
基于硬件描述语言的设计过程
• VHDL语言的基本特点
– 可以在各个不同的设计阶段对系统进行描述。 包括系统级、寄存器级和门级。 – 支持结构化的层次设计方法。支持自顶向下的 层次化设计方法。 – 具有很好的时间性能的描述机制，可以真实的 反映系统或电路的时间特性。 – 可以支持各种不同类型的数字电路和系统的设 计。VHDL的设计主要是用来设计同步系统， 但是也可以设计异步电路。
基于硬件描述语言的设计过程
• 设计过程
– 基于硬件描述 语言的数字系 统设计是一个 从抽象到具体 的过程。 – 逻辑模拟验证 设计的正确性 – 时间模拟验证 系统的时间特 性。
基于硬件描述语言的设计过程
• Quartus II设计 软件
– 可以用于逻辑 仿真和逻辑设 计。 – 器件编程就是 将设计结果写 入可编程逻辑 阵列芯片，相 当于布局布线。
• 在VHDL中，不仅可以对数组的整体赋值，还可以 对数组的一部分进行操作。如定义了regist_1类型 的数组信号：
TYPE regist_1 IS ARRAY (7 DOWNTO 0) OF BIT; SIGNAL arr_1, arr_2 : regist_1; – 以下的赋值操作在VHDL中都是允许的： arr_1 <= "10110110"; arr_2 <=arr_1; arr_2(0 TO 3) <="1011";
VHDL描述的基本结构
• 基本的VHDL描述由两个部分组成：实体 （entity）部分和结构体（architecture） 部分。
– 实体部分有时也称为接口（interface）部分， 主要描述一个硬件模块或系统的输入、输出接 口，包括输入、输出信号的名称，类型等。 – 结构体部分，有时也称为主体（body）部分， 是对硬件内部结构或性能的具体描述。
清华大学《数字集成电路设计》周润德 第9章 时钟技术
2004-12-15
清华大学微电子所 《数字大规模集成电路》 周润德
第 9 章（1） 第 20 页
Clock Skew 问题
负Skew
REG
REG
REG
φ In
φ
REG
.
log
Out
φ
φ
正Skew
时钟布线
数据与时钟的布线有时方向一致，有时方向相反， 使正时钟偏差和负时钟偏差同时存在
2004-12-15
清华大学微电子所 《数字大规模集成电路》 周润德
第 9 章（1） 第 17 页
Skew 和 Jitter 共同作用的影响
CLK1
CLK2
tjitter
δ
tclk-q + tlogic TCLK
Tsu
tjitter
TCLK + TCLK >
δ - 2tjitter -
tclk-q + tlogic
tsu >
信号不服从本地时钟，可以在任何时候随意变化。有两种解决方法：
1. 通过检测信号的随意变化并将等待时间（Latency）引入到与 本地时钟同步的数据流中可以“同步”异步信号。
2. 完全取消本地时钟，采用自定时的异步电路，通过握手协议 实现模块间正确的操作次序。
自定时逻辑
自定时逻辑
请求 应答
2004-12-15
当长距离通信（两个相互作用的模块具有各自独立的 晶振）时，两个时钟间的相位差将随时间漂移。需要 采用缓冲技术以保证能接收到所有的数据。
时钟恢复电路
发送模块
2004-12-15
采用 FIFO 实现近似同步通信
清华大学微电子所 《数字大规模集成电路》 周润德
第9章 数模转换和模数转换
。
数字电路与逻辑设计
Rf
（2）求和放大器A：为 一个接成负反馈的理想 运算放大器。即：AV＝ ∞，iI＝0，Ro＝0。由于 负反馈，存在虚短和虚 断，即V－≈V＋＝0， iI＝ 0。
I A vO
VREF
输入数字Di=1时，开关Si将电阻23-iR接到基准电压VREF上， 在23-iR上的电流为
Ii VREF VREF i D = D 2 i i 23 i R 23 R
2
i
VREF ()
注意：该电路转换精度较高，
虑的是恒流源特性问题。
RI f4 2
但电路结构较复杂，主要考 vo I Rf Rf4I (20 D0 21 D1 22 D2 23 D3 )
2 D
i 0
3
i
数字电路与逻辑设计
改进：采用具有电流负 反馈的BJT恒流源电路 的权电流D/A转换器：
数字电路与逻辑设计
第9章 数模转换和模数转换
本章要点 本章分别讲授了数模转换和模数转换的基本原理和常 见的典型电路。文中主要介绍数模转换的基本原理，数模 转换器的转换精度和转换速度，分别介绍了权电阻网络数 模转换器，倒 T型电阻网络数模转换器和权电流型数模转 换器；然后介绍了模数转换的一般原理和步骤，分别介绍 了并联比较型模数转换器，逐次逼近型和双积分型模数转 换器的工作原理。
Rf VREF 3 2Rf VREF 3 i i vO I Rf Rf I i ( D 2 ) ( D 2 ) i i 3 4 R 2 i 0 R 2 i 0 i 0
3
若取反馈电阻Rf=R/2，则输出模拟电压表达式为
VREF 3 vO I Rf 4 ( Di 2i ) 2 i 0
铜陵学院 数字电子技术第9章习题解答
铜陵学院 数字电子技术 石建平第9章习题解答题9-1 存储器和寄存器在电路结构和工作原理上有什么不同？解：虽然存储器和寄存器都是用于存储信息的，但是它们的结构和工作方式是不同的。
寄存器电路结构的特点是每个存储单元的输入和输出都接到一个引脚上，可以直接与外电路连接。
由于制作工艺的限制，集成电路的引脚数目不可能增加的太多，所以每个寄存器的集成电路里包含的存储单元数目不会太大。
可见，寄存器的电路结构形式无法实现大量数据的存储。
存储器电路结构的特点则是采用了公用的输入/输出电路，只有被输入地址代码指定的存储单元才能通过输入/输出电路与外电路交换数据。
因此，就可以在不增加输入/输出引脚的条件下大量增加集成电路内部的存储单元，制成大存储容量的存储器芯片。
存储器的写入和读出操作就不像寄存器那样简单而直接。
首先要输入指定地址的代码，经过地址译码器译码后找到对应的存储单元，然后才能对指定的存储单元进行写入或读出操作。
题9-2 某台计算机的内部存储器有32位的地址线，16位的并行数据输入/输出端，试计算它的最大存储容量是多少?解：地址线有32位，则其地址单元个数为232个，有16位的并行数据输入/输出端，则其每个单元位数为16位，所以其最大存储容量为232×16位=68.7×109位=68.7G 位。
题9-3 若存储器的容量为512K×8位，则地址代码应取几位？解：由于地址代码应当有512×103个，所以若取n 位地址代码，则应满足312512102n n -≥⨯〉，故应取n=19。
题9-4 ROM 的存储矩阵是如何构成的？怎样表示它的存储容量？解：ROM 的存储矩阵是由纵横两组平行线的交叉点上设置一定的存储元件（二极管或三极管）构成的。
有元件处表示存放数字“1”，无元件处表示存放数字“0”，一旦固定，存储内容不可修改，只能读出。
ROM 的存储容量是字数和位数的乘积：N×M ，其中M 为位线数，N 是字线数在ROM 中它们分别是纵线和横线。
第9章数字电路复习练习题
23．※电路如图所示：⑴判断电路的逻辑功能；⑵试画出Q0、Q1的波形图（设初始状态为00）。
解：由电路可知，J0=Q1，J1= ，可画出Q0、Q1的波形如图所示。此电路为同步三进制数器。
24．※触发器电路及输入信号波形如图所示,画出Q0、Q1的波形图。（设各触发器的初始状态为０）
解：此电路为：二进制异步加法计数器，其波形如下。
15．△如图所示电路是由Ｄ触发器构成的计数器，试说明其功能；并画出与CP脉冲对应的各输出端波形。（设初始状态为000）
解：此电路为：二进制异步减法计数器，其波形如下。
16．△如图所示电路是由Ｄ触发器构成的计数器，试说明其功能；并画出与CP脉冲对应的各输出端波形。（设初始状态为000）
A. 0 B. 1 C. 不定
5.下图中，A、B为某逻辑电路的输入波形，Y为输出波形，则该逻辑电路为______。A
A.或非门B. 与非门 C.与门
6.已知逻辑函数 的输入端A、B的波形如下图所示，则输出函数的波形为_____。B
7. 已知D触发器的初始状态为0态，当D＝0时，CP脉冲作用后，Q端状态应为。A
解：
13．△已知一计数电路及其各级的输出波形如下图所示，请指出：
１、计数器是前沿触发还是后沿触发？
２、是同步还是异步计数电路。
３、是几进制计数电路？
解：
１、计数器是前沿触发；２、是个异步计数器；３、是一位四进制或二位二进制计数器。
14．△如图所示电路是由Ｄ触发器构成的计数器，试说明其功能；并画出与CP脉冲对应的各输出端波形。（设初始状态为000）
（A）7个（B）5个（C）8个
电子信息类专业-计算机电路基础-第9章门电路和组合逻辑电路1课件
(4) 理解加法器、编码器、译码器、比较器和数据选择
第9章 门电路和组合逻辑电路 9.1 基本逻辑运算 9.2 集成逻辑门电路 9.3 逻辑函数 9.4 组合逻辑电路
模拟电路
9.2.2 CMOS门电路
以场效应晶体管为基础的集成电路
(1)CMOS非门电路
1）CMOS非门电路结构：图9.15所示。
载 输
管 入
V端用TA2增，；制强又作型把在两NM同管O一漏S硅管极晶作相片为连上接驱，，动并引管将出VT两并1，管作用栅为极增输相强出连型端接PYM。，O这引S 管样出作形并为成作
或逻辑运算表明：在决定一事件的各个条件中，只要具备一个 或一个以上的条件，该事件就会发生。或逻辑运算又称为逻辑加运 算。
图 9 . 3 ( c ) 所 示 是图或 逻9.3辑 运 算 的 或 门 符 号 。
2.或门电路
实现或逻辑关系运算的电路称为或门电路. 或门电路可用简单的二极管电路来实现，如图9.4电路。
第9章 门电路和组合逻辑电路
(时间: 5次课 10学时)
教学提示：
数字电路是处理数字信号的电路，研究的是输入信 号状态和输出信号状态之间的逻辑关系。数字信号只有0 和1两个状态。数字电路采用“逻辑代数”这一数学工具 来分析和描述，完全区别于模拟电路的分析、设计方法。
教学目标：
(1) 掌握与门、或门、非门、与非门、或非门的逻辑功 能；
平均传输延迟时间的大小反映了TTL与非门的开关特性，主要说明 了它的工作速度
4.其他类型的TTL门电路
(1) 集电极开路的与非门(OC门)
第九章数模（DA）和模数（AD）转换电路
第九章 数模（D/A ）和模数（A/D ）转换电路一、 内容提要模拟信号到数字信号的转换称为模—数转换，或称为A/D （Analog to Digital ），把实现A/D 转换的电路称为A/D 转换器（Analog Digital Converter ADC ）；从数字信号到模拟信号的转换称为D/A （Digital to Analog ）转换，把实现D/A 转换的电路称为D/A 转换器（ Digital Analog Converter DAC ）。
ADC 和DAC 是沟通模拟电路和数字电路的桥梁，也可称之为两者之间的接口。
二、 重点难点本章重点内容有：1、D/A 转换器的基本工作原理（包括双极性输出），输入与输出关系的定量计算；2、A/D 转换器的主要类型（并联比较型、逐次逼近型、双积分型），他们的基本工作原理和综合性能的比较；3、D/A 、A/D 转换器的转换速度与转换精度及影响他们的主要因素。
三、本章习题类型与解题方法 DAC网络DAC 权电阻 ADC 直接ADC间接ADC权电流型DAC权电容型DAC开关树型DAC输入/输出方式 并行 串行 倒梯形电阻网络DAC这一章的习题可大致分为三种类型。
第一种类型是关于A/D 、D/A 转换的基本概念、转换电路基本工作原理和特点的题目，其中包括D/A 转换器输出电压的定量计算这样基本练习的题目。
第二种类型是D/A 转换器应用的题目，这种类型的题目数量最大。
第三种类型的题目是D/A 转换器和A/D 转换器中参考电压V REF 稳定度的计算，这种题目虽然数量不大，但是概念性比较强，而且有实用意义。
（一）D/A 转换器输出电压的定量计算【例9 -1】图9 -1是用DAC0830接成的D/A 转换电路。
DAC0830是8位二进制输入的倒T 形电阻网络D/A 转换器，若REF V =5 V ，试写出输出电压2O V 的计算公式，并计算当输人数字量为0、12n - (72)和2n -1(82-1)时的输出电压。
《数字电子技术(第二版)》 第9章 模拟量与数字量的转换
9.1.1 D/A转换器的基本原理
基 本 原 理
将输入的每一位二进制代码按其权的大小转 换成相应的模拟量，然后将代表各位的模拟 量相加，所得的总模拟量就与数字量成正比， 这样便实现了从数字量到模拟量的转换。
d0 输入 d1
…
dn －1
D/A
uo 或 io 输出
转 换 特 性
D/A转换器的转换特性，是指其输出模拟量和输入数字量之 间的转换关系。图示是输入为3位二进制数时的D/A转换器的 转换特性。理想的 D/A转换器的转换特性，应是输出模拟量 与输入数字量成正比。即：输出模拟电压 uo=Ku×D或输出模 拟电流io=Ki×D。其中Ku或Ki为电压或电流转换比例系数，D 为输入二进制数所代表的十进制数。如果输入为 n 位二进制 数dn-1dn-2…d1d0，则输出模拟电压为：
9.1.2 T型电阻网络数模转换器
数码di=1（i=0、1、2、3），即为高电平时，则由其控制的 模拟电子开关Si自动接通左边触点，即接到基准电压UR上； 而当di=0，即为低电平时，则由其控制的模拟电子开关Si自 动接通右边触点，即接到地。
d3d2d1d0=0001时的电路：
用戴维南定理从 左至右逐级对各 虚线处进行等效。
由图可得输出电Байду номын сангаас为：
由于d0=1、 d3=d2=d1=0，所以上式又可写为：
同理，当d3d2d1d0=0010时的输出电压为： 当d3d2d1d0=0100时的输出电压为： 当d3d2d1d0=1000时的输出电压为：
应用叠加原理将上面4个电压分量叠加，即得T形电阻网络数 模转换器的输出电压为：
4位逐次逼近型A/D转换器
工作原理 为了分析方便，设D/A转换器的参考电压为UR=8V，输入的模拟 电压为ui=4.52V。 转换开始前，先将逐次逼近寄存器的4个触发器FA～FD清0，并 把环形计数器的状态置为Q1Q2Q3Q4Q5=00001。 第1个时钟脉冲C的上升沿到来时，环形计数器右移一位，其 状态变为10000。由于Q1=1，Q2、Q3、Q4、Q5均为0，于是触 发器FA被置1，FB、FC和FD被置0。所以，这时加到D/A转换器 输入端的代码为d3d2d1d0=1000 ，D/A转换器的输出电压为：
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
半导体存储器及其应用
9.1 半导体存储器
存储器分类
1. 按存储介质分类 只读存储器（ROM） 随机存取存储器（RAM） 双极型存储器 MOS型存储器 串行存储器 半导体存储器
磁存储器
光存储器
2. 按存取功能分类
3.按制造工艺分类
4．根据数据的输入/输出方式分类
并行存储器
半导体存储器的性能指标
(3) 快闪存储器(Flash Memory)
S
Gf
Gc
字线 D D D
位线
Wi
N＋ P
N＋
Gc Gc S S US S Di (b)
隧道区 (a)
图 9 – 10 快闪存储器
(a) 叠栅MOS管；(b) 存储单元
9.1.4 随机存取存储器(RAM)
1. 静态随机存储器(SRAM)
(1) 基本结构。SRAM主要由存储矩阵、地址译码
X
位线 D
V2 V5 Q V1
V4 Q V3 V6
V5 V1 V3
V6
V7 I/O
列选线 Y (a)
V8 I/O I/O
V7
Y (b)
V8 I/O
图 9 - 12SRAM存储单元
(a) 六管NMOS存储单元； (b) 六管CMOS存储单元
2. 动态随机存储器(DRAM)
UD D V5 V6 X Q V3 V1 位线 D CO 1 V7 D C1 UC1 UC2 C2 Q V4 V2 存储单 元 位线 D CO 2 (b) Y (a) V8 D 位线D (数据线) CS V 字选线
1．存储容量:是指存储器能够容纳的二进制数据的总量。存 储容量的计算公式为字数（m）× 字长（n） 。1字节 Byte=8位bit。 存储容量通常用字节来表示。
2．存取速度
9.1.1 只读存储器ROM
A0 A1 地址 输入 An－2 An－1 地 址 W0 W1
图 9 —
…
…
存储矩阵 N×M
译 码
器和读/写控制电路三部分组成，其框图如图 9 -11所 示。
A0 A1
…
Ai
行 地 址 译 码 器
…
存储矩阵
D0 Ai＋1 An＋1 CS R/W
… 列地址译码器 读/写控制电路 …
Dm－1
I / O0
I / Om－1
图 9 – 11 SRAM的基本结构
(2) SRAM的静态存储单元。
行选线 X UD D 存储单 元 位线 D UD D V2 位线 D V4 位线 D
1 N 字 位 M ROM
W2n －2 W2n －1 … 缓冲级 … F1 F2 Fn
结 构
W0 A1 地 W 址 1 译 W 2 码 器 W3
A0
R
R
R
R
三态控制 D3 D2
输出缓冲级 D1 D0
图 9 – 2 二极管ROM结构图
表 9 – 1 图 9 - 2 ROM的数据表
9.1.2 ROM在组合逻辑设计中的应用
UCC 字线 Wi 字线
熔丝 熔丝 (a) 位线 Di (b) 位线
图 9 – 5 熔丝型PROM的存储单元
字线 Wi VD1 VD2 位线 Di (a)
字线 Wi VD1 位线 Di (b)
图 9 – 6 PN结击穿法PROM的存储单元
3. 可擦除的可编程ROM(EPROM)
(1) EPROM的存储单元采用浮栅雪崩注入MOS管
例如，在表9 -1 中，将输入地址A1A0视为输入变量，
而将D3、D2、D1、D0视为一组输出逻辑变量，则D3、D2、 D1、 D0就是A1、A0的一组逻辑函数。
D3 A1 A0 A1 A0 A1 A1 A1 A0 m0 m1 m2 m3 D2 A1 A0 A1 A0 m0 m3 D1 A1 A0 m2 D0 A1 A0 A1 A0 m1 m3
I/O0 8K×8
I/O7
I/O0
I/O7
8K×8
A0 A1 … … … A12 R / W
A0 A1 … A12 A13
CS
A0 A1 … … … A12 R / W
CS
R /W
图9-9 RAM的字扩展
电可擦型可编程ROM
图9-16 EEPROM2864的外部引脚图
将2片8K×8的EPROM2764扩展成8K×16的存储器。
图9-6 6264的内部结构框图
位扩展
D0 I/O0 8k×8
D7 I/O7
D8 I/O0 8k×8
R /W
D15 I/O7
A0 A1 … … … A12
A0 A1 … A12
CS
A0 A1 … … … A12 R / W CS
R /W
CS
图9-8 RAM的位扩展法
字扩展
D0 … … … D7
D0 … D7
… A 0 A1
A0 A1 A0 A1
A0 A1
R/W CS
…
A9
图 9 – 14 RAM的位扩展连接法
2. 字数的扩展
I/O0
I/O0
…
I/O7
I/O0
…
I/O7
I/O0
…
I/O7
I/O0
…
I/O7
A0 A1 A0 A1
2 56 × (1) 8 RAM … A7 R/W CS …
A0 A1
2 56 × (2) 8 RAM … A7 R/W CS …
图9-17 两片2764扩展成8KB×16位UVEPROM
对EPROM进行字扩展，将8片2764扩展成64K×8的程序存储器。 解：
图9-18
8片2764扩展成64KB×8 位的UVEPROM
预充脉冲
CO 输出电容
图 9 – 13 动态MOS存储单元
(a) 四管动态MOS存储单元； (b) 单管动态MOS存储单元
9.1.5 存储器容量的扩展
1. 位数的扩展
I/O1 I/O 1 02 4×1 RAM … A9 R/W CS … I/O2 I/O 1 02 4×1 RAM … A9 R/W CS … … I/O7 I/O 1 02 4×1 RAM … A9 R/W CS …
9.1.3 ROM的编程及分类
1. 掩膜ROM 掩膜ROM中存放的信息是由生产厂家采用掩膜 工艺专门为用户制作的，这种ROM出厂时其内部存
储的信息就已经“固化”在里边了，所以也称固定
ROM。它在使用时只能读出，不能写入，因此通常 只用来存放固定数据、固定程序和函数表等。
2. 可编程ROM(PROM)
S Gf Gc D SiO2 D N＋ P N＋ Gc Gf S
图 9 – 7 SIMOS管的结构和符号
(2) E2PROM的存储单元
字线Wi D1
V2 位 线 DiGc S1 NhomakorabeaV1
图 9 – 8 E2PROM的存储单元
S
Gf
Gc
D
SiO2 D
N＋ P
N＋
Gc Gf S
隧道区
图 9 – 9 Flotox管的结构和符号
A0
2 56 × (3) 8 RAM A1 … A7 R/W CS …
A0
2 56 × (4) 8 RAM A1 … A7 R/W CS …
R/W A8 A9 A0 A1 Y0 Y1 Y2 Y3
…
A7
2 -4 译码器
图 9 – 15 RAM的字扩展
…
I/O7
SRAM常用器件
图9-5 6264芯片引脚图
A1 A1 “与”阵列 A0 m0 m1 m2 m3 m0 F3 F2 F1 F0 (b) m1 m2 m3 A0
A1 A1 A0 A0
F3 F2 F1 F0
“或”阵列
(a)
图 9 - 3ROM的与或阵列图
(a) 框图； (b) 符号矩阵
用ROM实现逻辑函数一般按以下步骤进行： (1) 根据逻辑函数的输入、输出变量数，确定 ROM容量，选择合适的ROM。 (2) 写出逻辑函数的最小项表达式，画出ROM 阵列图。 (3) 根据阵列图对ROM进行编程。