微机原理2
微机原理实验2程序字符串匹配实验
8086汇编语言程序实验：实验二、字符串匹配实验题目：1、（必做题）编程实现：从键盘分别输入两个字符串（不必等长），然后进行比较，若两个字符串有相同的字符，则显示“MATCH”，若字符都不相同则显示“NO MATCH”。
2、（选做题）编程实现：从键盘分别输入两个字符串，然后进行比较，若两个字符串的长度和对应字符都完全相同，则显示“MATCH”，否则显示“NO MATCH”。
对应程序如下所示：;第1题;====================================HUICHE MACRO ;定义一个具有回车、换行功能的宏，为程序多次回车换行所调用。
MOV DL,0DH ;用2号功能“显示”回车。
MOV AH,02HINT 21HMOV DL,0AH ;用2号功能“显示”换行。
MOV AH,02HINT 21HENDMDA TA SEGMENTMESSAGE1 DB 'MATCH','$' ;定义“MATCH”提示信息，“$”作为调用9号功能的结束符。
MESSAGE2 DB 'NO MATCH','$' ;定义“NO MA TCH”提示信息。
TISHI1 DB 'Please input the first string:','$' ;提示输入第1个字符串的提示信息。
TISHI2 DB 'Please input the second string:','$' ;提示输入第1个字符串的提示信息。
STRING1 DB 100 ; 100为存第一个字符串的最大可用空间的字节数。
DB ? ;预留字节，存储将要输入的第1个字符串的实际长度。
DB 100 DUP(?) ;预留100个字节空间，用于存放第1个字符串。
STRING2 DB 100DB ?DB 100 DUP(?)DA TA ENDSSTACK SEGMENT ;定义一个50字节大小的堆栈段空间。
微机原理第2章 习题答案
第2章习题参考答案18086CPU由哪两部分构成它们的主要功能是什么答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。
指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成。
其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成。
其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I/O端口读取操作数参加EU运算或存放运算结果等。
2．8086CPU预取指令队列有什么好处8086CPU内部的并行操作体现在哪里答：8086CPU的预取指令队列由6个字节组成。
按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。
：从速度上看，该指令队列是在CPU内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取并送到指令队列。
3. 8086CPU中有哪些寄存器各有什么用途答：CPU有14个内部寄存器，可分为3大类：通用寄存器、控制寄存器和段寄存器。
通用寄存器是一种面向寄存器的体系结构，操作数可以直接存放在这些寄存器中，既可减少访问存储器的次数，又可缩短程序的长度，提高了数据处理速度，占用内存空间少。
指令执行部件（EU）设有8个通用寄存器：AX：累加器，一般用来存放参加运算的数据和结果，在乘、除法运算、I/O操作、BCD数运算中有不可替代的作用BX：基址寄存器，除可作数据寄存器外，还可放内存的逻辑偏移地址CX：计数寄存器，既可作数据寄存器，又可在串指令和移位指令中作计数用DX：DX除可作通用数据寄存器外，还在乘、除法运算、带符号数的扩展指令中有特殊用途#源变址寄存器SI：多用于存放内存的逻辑偏移地址，隐含的逻辑段地址在DS寄存器中，也可放数据目标变址寄存器DI：多用于存放内存的逻辑偏移地址，隐含的逻辑段地址在DS寄存器中，也可放数据基址指针BP：用于存放内存的逻辑偏移地址，隐含的逻辑段地址在SS寄存器中堆栈指针SP：用于存放栈顶的逻辑偏移地址，隐含的逻辑段地址在SS寄存器中控制寄存器包括指令指针寄存器IP和标志寄存器FLAG：IP用来指示当前指令在代码段的偏移位置。
微机原理2-2
接着判断FLAG寄存器中CF和ZF标志进行分支转移。
《微机原理与接口技术》教学课件 7
2) 修改属性运算符
使用格式
类型说明符 PTR 地址表达式
P.81
使用说明
若（DS）=2000H，（BX）=1000H，（210001H）＝02H MOV byte ptr [BX]，5
Buf2 dw 1234H，5678H，9000H
思考：
Dseg Ends ，
1. Buf1中10H元素的偏移地址为 2. Buf1中10H元素的物理地址为
Buf2中第一个元素的低8位34H的偏移地址为
， Buf2中第一个元素的低8位34H的物理地址为
《微机原理与接口技术》教学课件
。
。
25
⑤ 程序结束伪指令（ End ）
《微机原理与接口技术》教学课件 21
② 段分配（约定）伪指令（ Assume ）
格式：Assume 段寄存器：段名 [, 段寄存器：段名 ,···] ···
P.77
功能：说明源程序中定义的段由哪个段寄存器去寻址。
应用：数据段用DS，代码段用CS，堆栈段用SS，附加段用ES。
应用举例：
段定义 Cseg Segment ‘code’ Assume CS:Cseg , SS:Sseg, DS:Dseg （段体：程序设计） Cseg Ends
通常使用‚缺省‛参数。
《微机原理与接口技术》教学课件 20
类别
数据段 —— ‘Data’ 代码段 —— ‘Code’ 堆栈段 —— ‘Stack’
P.76
微机原理第2章课后答案
第2章8086微处理器及其系统教材习题解答1. 8086 CPU 由哪两部分构成，它们的主要功能是什么?在执行指令期间,EU 能直接访问存储器吗，为什么?【解】8086CPU由执行部件（EU）和总线接口部件（BIU）两部分组成。
执行部件由内部寄存器组、算术逻辑运算单元（ALU）与标志寄存器（FR）及内部控制逻辑等三部分组成。
寄存器用于存储操作数和中间结果；算术逻辑单元完成16位或8位算术逻辑运算，运算结果送上ALU内部数据总线，同时在标志寄存器中建立相应的标志；内部控制逻辑电路的主要功能是从指令队列缓冲器中取出指令，对指令进行译码，并产生各种控制信号，控制各部件的协同工作以完成指令的执行过程。
总线接口部件（BIU）负责CPU与存储器、I/O设备之间传送数据、地址、状态及控制信息。
每当EU部件要执行一条指令时，它就从指令队列头部取出指令，后续指令自动向前推进。
EU要花几个时钟周期执行指令，指令执行中若需要访问内存或I/O设备，EU就向BIU 申请总线周期，若BIU总线空闲，则立即响应，若BIU正在取一条指令，则待取指令操作完成后再响应EU的总线请求。
2. 8086CPU与传统的计算机相比在执行指令方面有什么不同？这样的设计思想有什么优点？【解】8086 CPU与传统的计算机相比增加了指令队列缓冲器，从而实现了执行部件（EU）与总线接口(BIU)部件的并行工作，因而提高了8086系统的效率。
3. 8086 CPU 中有哪些寄存器，各有什么用途？【解】8086共有8个16位的内部寄存器，分为两组：①通用数据寄存器。
四个通用数据寄存器AX、BX、CX、DX均可用作16位寄存器也可用作8位寄存器。
用作8位寄存器时分别记为AH、AL、BH、BL、CH、CL、DH、DL。
AX（AH、AL）累加器。
有些指令约定以AX（或AL）为源或目的寄存器。
实际上大多数情况下，8086的所有通用寄存器均可充当累加器。
BX（BH、BL）基址寄存器。
微机原理第2章作业及答案
第2章8086微处理器及其系统习题解答1. 8086 CPU 由哪两部分构成，它们的主要功能是什么在执行指令期间,EU 能直接访问存储器吗，为什么【解】8086CPU由执行部件（EU）和总线接口部件（BIU）两部分组成。
执行部件由内部寄存器组、算术逻辑运算单元（ALU）与标志寄存器（FR）及内部控制逻辑等三部分组成。
寄存器用于存储操作数和中间结果；算术逻辑单元完成16位或8位算术逻辑运算，运算结果送上ALU内部数据总线，同时在标志寄存器中建立相应的标志；内部控制逻辑电路的主要功能是从指令队列缓冲器中取出指令，对指令进行译码，并产生各种控制信号，控制各部件的协同工作以完成指令的执行过程。
总线接口部件（BIU）负责CPU与存储器、I/O设备之间传送数据、地址、状态及控制信息。
每当EU部件要执行一条指令时，它就从指令队列头部取出指令，后续指令自动向前推进。
EU要花几个时钟周期执行指令，指令执行中若需要访问内存或I/O设备，EU就向BIU 申请总线周期，若BIU总线空闲，则立即响应，若BIU正在取一条指令，则待取指令操作完成后再响应EU的总线请求。
2. 8086CPU与传统的计算机相比在执行指令方面有什么不同这样的设计思想有什么优点【解】8086 CPU与传统的计算机相比增加了指令队列缓冲器，从而实现了执行部件（EU）与总线接口(BIU)部件的并行工作，因而提高了8086系统的效率。
3. 8086 CPU 中有哪些寄存器，各有什么用途【解】8086共有8个16位的内部寄存器，分为两组：①通用数据寄存器。
四个通用数据寄存器AX、BX、CX、DX均可用作16位寄存器也可用作8位寄存器。
用作8位寄存器时分别记为AH、AL、BH、BL、CH、CL、DH、DL。
AX（AH、AL）累加器。
有些指令约定以AX（或AL）为源或目的寄存器。
实际上大多数情况下，8086的所有通用寄存器均可充当累加器。
BX（BH、BL）基址寄存器。
微机原理第二章习题参考答案
微机原理第二章习题参考答案微机原理第二章作业参考答案：1．（2字节）a.指由8个二进制位组成的通用基本单元（6时钟周期）b.是cpu指令执行时间的刻度（10软件配置管理空间）c.cpu所要出访的存储单元数，与cpu地址总线条数有关（11实际地址）d.唯一能代表存储空间每个字节单元的地址，用5位16进制数表示（7总线周期）e.cpu执行访问存储器或i/o操作所花时间（12逻辑地址）f.由段基址和段偏转地址共同组成，均用4十一位16十进制则表示（4基本指令继续执行时间）g.指寄存器乘法指令继续执行所花掉时间（3指令）h.顺利完成操作方式的命令（1字长）i.指cpu在交换、加工、存放信息时信息位的基本长度（5指令执行时间）j.各条指令执行所花时间，不同指令值不一（8cache）k.为减轻cpu与主存储器间互换数据的速度瓶颈而建立的高速缓冲存储器（9虚拟存储器）l.cpu执行程序时看见的一个速度吻合内存却具有外存容量的假想存储器2．（1）mhz频率单位，可以用来表示cpu的主频1mhz＝1000000hz（2）ghz频率单位，可以用来表示cpu的主频1ghz＝1000000000hz（3）μs时间单位，可以用来表示基本指令执行时间1μs＝10s（4）mips每秒百万条指令，用来表示基本指令执行速度（5）kb用以则表示存储器容量、软件配置管理空间或者存储空间的一种单位1kb＝2bytes（6）mb用以则表示存储器容量、软件配置管理空间或者存储空间的一种单位1mb＝2bytes（7）gb用以则表示存储器容量、软件配置管理空间或者存储空间的一种单位1gb＝2bytes（8）tb用以则表示存储器容量、软件配置管理空间或者存储空间的一种单位1tb＝2bytes3.eu的共同组成部件：（3）alu（7）状态标志寄存器（9）掌控单元（12）通用寄存器组与biu的共同组成部件：(1)地址部件au(2)段界检查器（4）20十一位地址产生器（5）20十一位物理地址加法器（6）指令队列（8）总线掌控逻辑（10）段寄存器组（11）指令指针4．标志sf（b符号标志）cf（d位次标志）af（h辅助位次标志）df（i方向标志）tf（a陷阱标志）of（c外溢标志）pf（f奇偶标志）if（g中断容许标志）zf（e零标志）类型sssccsscs为0时则表示的状态两个带符号数运算结果就是正数两个并无符号数经alu运算后并无位次或者借位产生两个数运算时，两个高4十一位运算并无位次或者借位产生数据串成操作方式的增量地址为自动递减正常调试两个带符号数运算后没产生外溢运算结果数据高8位中二进制存有奇数个1中断屏蔽数据运算时结果不为零403020?6107．首地址pa=62d87h末地址pa=62d87h＋28h(则表示40字节)－1h＝62daeh8.实际地址：99a40h9．实际地址：3ba00h10填写下列个状态下的有效信号状态总线操作类型t1t2t3t4最小模式下总线存储器读操作最小模式下总线存储器写操作11.特点方式最小模式最大模式12．00130h:00131h:00135h:00136h:13.0dah31h7fh5ehmn/mx引脚高电平低电平处理器个数12个以上总线控制信号的产生8086828834h00230h:2dh00231h:0abh00232h:00233h:67h14.55h00330h:20h00331h:00332h:45h00333h:20h00334h:53h00335h:20h00336h:54h00337h:20h00338h:43h15．(1)ds:11a7es:11a7ss:21becs:31b8ds,es段顶:11a70hss段顶上:21be0hss段底:22ca8hcs段顶上:31b80hds,es段底:21a6fhcs段底:41b7fh(2)of=0df=0if=1sf=0zf=0zf=0pf=0cf=016.5ch20a28h:00h20a29h:7ah20a2ah:20a2bh:20a2ch:20a2dh:20a2eh:20a2fh:20a30h:20a31h:53h42h0ffh12h00h5bh0ah入栈完毕时，（ss）＝20a0h（ip）＝0028h17．8086系统中：（1）8284a时钟产生器的作用是：为8086cpu提供时钟，产生cpu所需的系统时钟信号（2）8282/8283地址锁存器的作用是：锁存8086地址总线中的信息（3）8286/8287总线收发器的作用是：传送8086数据总线中的信息（4）8288总线控制器的促进作用就是：在最小工作模式下产生8086系统所需的掌控信号18．8086寻址i/o端口时，使用16条地址线，可寻址32k个字端口,或64k个字节端口。
微机原理作业2--答案
作业二的答案1.8086存储器为什么要采用分段结构，每段的容量有什么要求，为什么?答：8086CPU拥有20位的地址总线，可访问的最大存储容量为1MB，其物理地址的范围为：00000H~FFFFFH；而8086CPU的内部的寄存器只有16位，能访问最大存储空间为64KB，物理地址范围为：0000H~FFFFH。
采用分段管理的办法可扩大对存储器的寻址范围，以适应超过16位的存储器物理结构。
于是将1MB存储器空间分成许多逻辑段，并规定逻辑段不超过64KB，只能从低4位为0000B的地址开始。
这样每个存储单元就可以用“段地址：偏移地址”的逻辑地址来表示其准确的物理位置，而且段地址和偏移地址就都可以用16位寄存器表达。
2.8086系统中，段寄存器CS=1200H，指令指针寄存器IP=FF00H，试写出指令的逻辑地址和物理地址，指向这物理地址的CS值和IP值是唯一的吗？答：逻辑地址1200H：FF00H物理地址1200H×16 + FF00H =12000H + FF00H =21F00H指向这个物理地址的CS值和IP值不是唯一的。
例如：CS=2100H，IP=0F00H。
3.8086的1MB分成两个512KB存储体的好处是什么？8088的1MB为什么不分？答：8086的1MB分成两个512KB存储体的好处就是CPU既可以单独对其中的一个存储体读/写8位数据，也可以对两个存储体中相邻的单元读/写16位数据。
也就是说8086CPU 既能进行字节操作也能进行字操作。
8088CPU的1MB存储器没有必要划分成两个512KB的存储体，是因为它的数据总线宽度为8位，在一个总线周期里不能进行16位的数据读写。
4.若当前SS=3500H，SP=0800H，请写出堆栈段在存储器中的物理地址范围。
若此时入栈10个字节，SP的内容是什么？若再出栈6个字节，SP为什么值？答：堆栈在存储器里的起始物理地址为3500H×10H+0000H=35000H，堆栈段的容量为64KB，所以栈底的物理地址为3500H×10H + FFFFH=35000H + FFFFH = 44FFFH，所以堆栈段在存储器里的物理地址范围为35000H~44FFFH。
微机原理第2章答案
第2章习题参考解答1．8086处理器内部一般包括哪些主要部分?8086处理器与其他处理器一样，其内部有算术逻辑部件、控制与定时部件、总线与总线接口部件、寄存器阵列等。
按功能结构可分为两部分，即总线接口单元(BIU)与执行单元(EU)。
BIU主要包括段寄存器、内部通信寄存器、指令指针、6字节指令队列、20位地址加法器和总线控制逻辑电路。
EU主要包括通用寄存器阵列、算术逻辑单元、控制与定时部件等。
2．什么是总线? —般微机中有哪些总线?所谓总线是指电脑中传送信息的一组通信导线，它将各个部件连接成—个整体。
在微处理器内部各单元之间传送信息的总线称为片内总线；在微处理器多个外部部件之间传送信息的总线称为片外总线或外部总线。
外部总线又分为地址总线、数据总线和控制总线。
随着电脑技术的发展，总线的概念越来越重要。
微机中常用的系统总线有PC总线、ISA总线、PCI总线等。
3．什么是堆栈?它有什么用途?堆栈指针的作用是什么?堆栈是一个按照后进先出的原则存取数据的部件，它是由栈区和栈指针组成的。
堆栈的作用是：当主程序调用子程序、子程序调用子程序或中断时转入中断服务程序时，能把断点地址及有关的寄存器、标志位及时正确地保存下来，并能保证逐次正确地返回。
堆栈除了有保存数据的栈区外，还有一个堆栈指针SP，它用来指示栈顶的位置。
假设是“向下生成”的堆栈，随着压入堆栈数据的增加，栈指针SP的值减少。
但SP始终指向栈顶。
4．在8086 CPU中，FR寄存器有哪些标志位?分别说明各位的功能。
8086 CPU中设置了一个16位的标志寄存器FR，其中用了9位，还有7位保留。
9位中有3位作为控制标志，6位作为状态标志。
IF：中断控制标志。
当IF＝1时，允许可屏蔽中断请求；当IF＝0时，禁止可屏蔽中断请求。
TF：单步运行标志。
当TF＝1，单步运行；TF＝0，连续运行程序。
DF：方向标志。
当DF＝0，串操作时地址按增量修改；DF＝1，地址按减量修改。
微机原理第二章习题答案
《微处理器系统原理与嵌入式系统设计》第二章习题解答2.2 选择题(1) 下列无符号数中最小的数是( A )。
A．H(1,1011,0101)(01A5)B．B(3764)C．D(2590)D．O(2) 下列无符号数中最大的数是( B )。
A．B(10010101)B．O(227)C．H(96)D．D(143)(3) 在机器数( A )中，零的表示形式是唯一的。
A．补码B．原码C．补码和反码D．原码和反码(4) 定点8位字长的字，采用2的补码形式时，一个字所能表示的整数范围为( A )。
A．-128~+127 B．-127~+127C．-129~+128 D．-128~+128(5) 若下列字符码(ASCII)中有奇偶校验位，但没有数据错误，那么采用偶校验的字符码是( D )。
A．B．C． D．(6) 单纯从理论出发，计算机的所有功能都可以交给硬件实现。
而事实上，硬件只实现比较简单的功能，复杂的功能则交给软件完成。
这样做的理由是( BCD )。
A．提高解题速度B．降低成本C．增强计算机的适应性，扩大应用面D．易于制造(7) 编译程序和解释程序相比，编译程序的优点是( D )，解释程序的优点是( C )。
A．编译过程(解释并执行过程)花费时间短B．占用内存少C．比较容易发现和排除源程序错误D．编译结果(目标程序)执行速度快(8) 计算机的存储器采用分级存储体系的主要目的是( D )。
A．便于读写数据B．减小机箱的体积C．便于系统升级D．解决存储容量、价格和存取速度之间的矛盾(9) 在多级存储体系中，cache-主存结构的作用是解决( D )问题。
A．主存容量不足B．主存与辅存速度不匹配C．辅存与CPU速度不匹配D．主存与CPU速度不匹配(10) 下列说法中正确的是( CD )。
A．虚拟存储器技术提高了计算机的速度B．cache与主存统一编址，cache的地址空间是主存地址空间的一部分C．主存是由易失性的随机读写存储器构成的D．cache的功能全部由硬件实现(11) 在CPU与外设之间设计接口电路的目的主要有( ABCD )。
微机原理习题2参考答案
习题2参考答案2.1 8086 CPU共有哪些16位寄存器？其中哪些16位寄存器可分为二个8位寄存器来使用？参考答案：8086 CPU共有AX、BX、CX、DX、SI、DI、SP、BP、IP、FLAGS、CS、DS、ES、SS共14个16位的寄存器。
其中AX、BX、CX、DX可分为二个8位寄存器来使用2.2 简述8086 CPU各通用寄存器的主要功能？参考答案：8086 CPU包含AX、BX、CX、DX、SI、DI、SP、BP共8个通用寄存器。
其中AX主要用在字的乘、除法，输入/输出指令中；BX主要在寄存器间接寻址和XLAT指令中作基址寄存器使用；CX主要在串操作指令和LOOP指令中作计数器使用；DX主要在字的乘除法指令和输入/输出指令中使用；SI主要在字符串操作指令中作源变址寄存器使用；DI主要在字符串操作指令中作目的变址寄存器使用；SP主要在堆栈操作中作堆栈指针使用；BP主要在寄存器间接寻址中作基址指针使用。
2.3 8086 CPU的标志寄存器有几个状态标志位？几个控制标志位？它们各自的含义和作用是什么？在Debug环境下，对应的用什么符号来表示之？参考答案：8086 CPU的标志寄存器有6个状态标志位，有3个控制标志位。
其中CF进位标志位主要用来反映运算结果是否产生进位或借位，如果运算结果的最高位向前产生了一个进位（加法）或借位（减法），则其值为1，否则其值为0；PF奇偶标志位用于反映运算结果中低8位含有“1”的个数的奇偶性，如果“1”的个数为偶数，则PF 的值为1，否则为0；AF辅助进位标志位表示加法或减法运算结果中D3位向D4位产生进位或借位的情况，有进位（借位）时AF＝1；无进位（借位）时AF＝0；ZF零标志位用来反映运算结果是否为0，如果运算结果为0，则其值为1，否则其值为0；SF用来反映运算结果的符号位，当运算结果为负数时，SF的值为1，否则其值为0；OF溢出标志位用于反映带符号数运算所得结果是否溢出，如果运算结果超过当前运算位数所能表示的范围，则称为溢出，OF的值被置为1，否则，OF的值被清为0。
微机原理第二版+田辉+课后答案
微机原理第⼆版+⽥辉+课后答案答：2 =1048576=1MB 习题1-1．微型计算机包括哪⼏个主要组成部分，各部分的基本功能是什么？答：微型计算机由CPU、存储器、输⼊/输出接⼝及系统总线组成。
CPU是微型计算机的核⼼部件，⼀般具有下列功能：进⾏算术和逻辑运算。
暂存少量数据。
对指令译码并执⾏指令所规定的操作。
与存储器和外设进⾏数据交换的能⼒。
提供整个系统所需要的定时和控制信号。
响应其他部件发出的中断请求；总线是计算机系统各功能模块间传递信息的公共通道，⼀般由总线控制器、总线发送器、总线接收器以及⼀组导线组成；存储器是⽤来存储数据、程序的部件；I/O接⼝是微型计算机的重要组成部件，在CPU 和外设之间起适配作⽤。
1-2．CPU 执⾏指令的⼯作过程。
答：取指令、执⾏指令。
指令执⾏的基本过程：（1）开始执⾏程序时，程序计数器中保存第⼀条指令的地址，指明当前将要执⾏的指令存放在存储器的哪个单元。
（2）控制器：将程序计数器中的地址送⾄地址寄存器MAR，并发出读命令。
存储器根据此地址取出⼀条指令，经过数据总线进⼊指令寄存器IR。
（3）指令译码器译码，控制逻辑阵列发操作命令，执⾏指令操作码规定的操作。
（4）修改程序计数器的内容。
1-3．果微处理器的地址总线为20 位，它的最⼤寻址空间为多少？201-4．处理器、微型计算机和微型计算机系统之间有什么关系？答：微处理器是微型计算机的核⼼部件。
微处理器配上存储器、输⼊/输出接⼝及相应的外设构成完整的微型计算机。
以微型计算机为主体，配上系统软件和外部设备以后，就构成了完整的微型计算机系统。
1-5．下⾯⼗进制数分别转换为⼆进制、⼋进制和⼗六进制数：128，65535，1024答：128，⼆进制：10000000B，⼋进制：200O，⼗六进制：80H65535，⼆进制：1111111111111111B，⼋进制：177777O，⼗六进制：FFFFH1024，⼆进制：10000000000B，⼋进制：2000O，⼗六进制：400H1-6．下⾯⼆进制数分别转换为⼗进制及⼗六进制数：1011.1010B，1111101.11 B答：1011.1010B，⼗进制：11.625，⼗六进制：B.AH1111101.11B，⼗进制：125.75,⼗六进制：7D.CH1-7．(5487)10＝（0101010010000111）BCD＝1010101101111 B若 CPU 的主时钟频率为 10MHz ，则⼀个时钟周期为10 s ，⼀个基本总线周期为 4× 1-8．设字长为 8 位，请写出下列数的原码、反码、补码和移码：15，－20，－27/32 答：[+15]原 =00001111， [+15]反 =00001111， [+15]补 =00001111， [+15]移 =10001111[-20]原 =10010100， [-20]反 =11101011， [-20]补 =11101100， [-20]移 =01101100[-27/32]原 =1.1101100， [-27/32]反 =1.0010011， [-27/32]补 =1.0010100，第 2 章微型计算机系统的微处理器习题2-1．086／8088 CPU 的功能结构由哪两部分组成？它们的主要功能是什么？答：8086/8088 CPU 的功能结构由以下两部分组成：总线接⼝单元BIU （Bus Interface Unit ），执⾏部件EU （Execution Unit ）。
微机原理第二章8086微处理器
▪ 这些引脚就是微处理器级总线。微处理器通过微处理器 级总线沟通与外部部件和设备之间的联系。这些总线及 其信号必须完成以下功能：
▪ （1）和存储器之间交换信息； ▪ （2）和I/O设备之间交换信息； ▪ （3）为了系统工作而接收和输出必要的信号，如输入
▪ 时钟信号输入端。19 CLK（输入） ▪ 8086和8088为5MHz。 ▪ 8086/8088的CLK信号必须由8284A时钟发生器产生。 ▪ 微处理器是在统一的时钟信号CLK控制下，按节拍进行
工作的。
2021/6/12
16
8086/8088微处理器——微处理器的引脚功能
▪ 工作方式控制线 33
指令执行示例
2021/6/12
1
第二章：8086/8088微处理器
1. 微处理器ห้องสมุดไป่ตู้结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2021/6/12
2
2021/6/12
▪ 存储器分段
▪ 由于CPU内部的寄存器都是16位的，为了
2021/6/12
7
第二章：8086/8088微处理器
1. 微处理器的结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2021/6/12
8
8086/8088微处理器——微处理器的引脚功能
▪ 一、微处理器的外部结构
时钟脉冲、复位信号、电源和接地等。
微机原理第2章习题与标准答案
习题一、选择题1.8086/8088CPU内部有一个始终指示下条指令偏移地址的部件是_______。
A. SPB.CSC.IPD.BP答案：C2. 指令队列的作用是_________。
A.暂存操作数地址B.暂存操作数C.暂存指令地址D.暂存预取指令答案：D3. 8086/8088下列部件中与地址形成无关的是______。
A. ALUB. 通用寄存器C. 指针寄存器D. 段寄存器答案：A4.对于8086，下列说法错误的是_______。
A.段寄存器位于BIU中B.20位的物理地址是在EU部件中形成的C.复位后CS的初值为FFFFHD.指令队列的长度为6个字节答案：B5.8086/8088中ES、DI分别属于_______。
A. EU、BIUB. EU、EUC. BIU、BIUD. BIU、EU答案：D6.BIU与EU工作方式的正确说法是_______。
A. 并行但不同步工作B.同步工作C. 各自独立工作D. 指令队列满时异步工作，空时同步工作答案：A7.在执行转移、调用和返回指令时，指令队列中原有的内容_______。
A.自动清除B.用软件清除C.不改变D.自动清除或用软件清除答案：A8.下列说法中，正确的一条是______A. 8086/8088标志寄存器共有16位，每一位都有含义。
B. 8088/8086的数据总线都是16位。
C. 8086/8088的逻辑段不允许段的重叠和交叉D. 8086/8088的逻辑段空间最大为64KB，实际应用中可能小于64KB。
答案：D9.8086/8088工作于最大模式，是因为_____。
A.可以扩展存储容量B.可以扩大I/O空间C.可以构成多处理器系统D.可以提高CPU主频答案：C10.8088/8086最大模式比最小模式在结构上至少应增加_____。
A.中断优先级控制器B.总线控制器C.数据驱动器D.地址锁存器答案：B11.组成最大模式下的最小系统，除CPU、时钟电路，ROM，RAM及I/O接口外，至少需增加的芯片类型为______。
微机原理2_计算机基础07级
1．同步RS触发器的电路结构
Q Q
Q
Q
G1 & & G2
1R C1 1S
G3 &
&
G
CP
R CP S
10
2．逻辑功能
当CP＝0时，控制门G3、G4关闭，触发器的状态保持不变。 当CP＝1时，G3、G4打开，其输出状态由R、S端的输入信号决定。
Q
Q
G1 &
&
G2
G3 &
&
G4
R
CP
同步RS触发器的状态转换分别由R、S和CP控制，其中，R、S控制
总线 A1 B1 EN1 & EN & EN & EN G3 G2 G1
（b）组成双向总线，
实现信号的分时双向传送。Di到 数据线，数据线到Do
G1
△
总线
DI EN
1 EN
D I / DO
1 DO
△
EN G2
△
A3 B3 EN3
△
A2 B2 EN2
9
2.1.2
同步RS触发器
给RS触发器加一个时钟控制端CP，只有在CP端上出现时钟脉冲时， 触发器的状态才能变化。这种触发器称为同步触发器。
入寄存器。
Q0 FF 0 Q C1 1D ∧ R Q C1 1D ∧ R Q0 Q1 FF 1 Q C1 1D ∧ R Q1 Q2 FF2 Q C1 1D ∧ R Q2 Q3 FF3 Q3
1
1
临时存 放数据
20
D 0 CP
RD D 1
D2
D3
74LS175的功能:
RD是异步清零控制端。 D0～D3是并行数据输入端，CP为时钟脉冲端。 Q0～Q3是并行数据输出端。
微机原理作业二及答案
一．选择题1.用一条指令仅实现将BX+SI=>AX的方法是（）(1)XCHG AX，[BX][SI] (2)MOV AX，[BX+SI](3)LEA AX，BX[SI] (4)LEA AX，[BX][SI]2．将DX：AX构成的双字（有符号数）除以2的指令为( )(1)SAR AX.，1 (2)SHR AX,1RCR DX，1 RCR DX,1(3) SAR DX，1 (4) SHRDX,1RCR AX, 1 RCR AX,13．不能使AX和CF同时清零的指令是（）（1） SUB AX，AX（2）CMP AX，AX（3）XOR AX，AX（4）AND AX，0 4．不使用AL寄存器的指令是（）（1）XLAT （2）AAA （3）STOBS （4）SAHF5．如（SP）=1FFEH，求执行程序段后的（SP）=（）PUSH AXPUSH DXPOP CXPOP BXCALL BX（1）（SP）=1FFAH（2）（SP）=1FFCH（3）（SP）=2002H（4）（SP）=2000H6.对寄存器AX的内容乘以4的正确指令序列是（）。
A、SHR AX，1 SHR AX，1B、SHL AX，1 SHL，AX，1C、ROL AX，1 ROL AX，1D、RCR AX，1 RCR AX，17.进行除法运算时，可使用字节或字的扩展指令（CBW和CWD），这两条指令对标志寄存器（）。
（1） AF，CF有影响（2）CF，ZF有影响（3）对标志寄存器各位均有影响（4）对标志寄存各位均无影响8.下面有语法错误的指令是( )a. ADD AL,AHb. ADD [BX+3],ALc. ADD AH,[DI]d. ADD [BP+2],DA1(DA1是变量名)9.完成对DX的有符号数除以2的指令是( )a. IDIV 2b. SAR DX,1c. SHR DX,1d. RCR DX,110.使进位位置1的指令是( )a. CLCb. CMCc. STCd. NOP11.设AL=-15,要使AL=15应执行的指令是( )a. NEG ALb. NOT ALc. INC ALd. DEC AL12.在条件转移指令中,结果为负数则转移的指令是( )a. JNSb. JXc. JSd. JP13..下面的XCHG指令中,语法正确的是( )a. XCHG AL,DSb. XCHG BL,[BX]c. XCHG AL,0FHd. XCHG BUF1,BUF214.一条指令中目的操作数不允许使用的寻址方式是( )a. 寄存器寻址b. 立即数寻址c. 变址寻址d. 寄存器间接寻址15.设SP=1FFEH,执行下列指令后,SP寄存器的值是( )POPFPUSH AXa. 2000Hb. 2002Hc. 1FFCHd. 1FFEH16.LDS SI,ES:[2000H]指令的全部功能是( )a. 把地址2000H送SIb. 把地址2000H字单元的内容送SIc. 把地址2000H字单元内容送SI,把2002H字单元内容送DSd. 把地址2000H字单元内容送DS,把2002H字单元内容送SI17.设AL=04H,BL=0F8H,执行MUL BL指令后,结果是( )a. AX=0032Hb. AX=00E0Hc. AX=03E0Hd. AX=0FFE0H18.设ES=3000H,DI=00FFH,CX=0005H,AL=41H,DF=0,从300FFH开始的连续5个字节单元内容分别是44H,43H,42H,41H,41H. 执行REPNZ SCASB指令后,正确的结果是( )a. DI=0104H,CX=0000Hb. DI=0103H,CX=0001Hc. DI=0102H,CX=0002Hd. DI=0101H,CX=0003H19. BUF DW 10H DUP（3 DUP（2，10H），3，5）上述语句汇编后，为变量BUF分配的存储单元字节数是（）。
微机原理第02章(指令系统)2
加法指令:ADD, ADC和INC 减法指令:SUB, SBB, DEC, NEG和CMP 他们分别执行字或字节的加法和减法运算， 除 INC 和 DEC 不影响 CF 标志外，其他按定 义影响全部状态标志位 操作数组合：
运算指令助记符 reg, imm/reg/mem 运算指令助记符 mem, imm/reg
第2章：5. 求补指令NEG（negtive）
4.取补指令 格式：NEG OPRD (OPRAND ) 功能：OPRD取补 （取反加1） 相当0-操作数，所以算入减法； 且一般CF=1（0－肯定有借位）， 只有OPRD=0时CF=0
第2章：例题2.9 求补运算
mov ax,0ff64h neg al ；AL＝0－64H＝9CH，AX＝FF9CH ；OF＝0, SF＝1，ZF＝0，PF＝1，CF＝1 sub al,9dh ；AL＝9CH－9DH＝FFH，AX＝FFFFH ；OF＝0，SF＝1，ZF＝0，PF＝1，CF＝1 neg ax ；AX＝0－FFFFH＝0001H ；OF＝0，SF＝0，ZF＝0，PF＝0，CF＝1 dec al ；AL＝01H－1＝0，AX＝0000H ；OF＝0，SF＝0，ZF＝1，PF＝1，CF＝1 neg ax ；AX＝0－0＝0 ；OF＝0，SF＝0，ZF＝1，PF＝1，CF＝0
第2章：例题2.10 符号扩展
mov al,64h
；AL＝64H （机器数） ，表示10进制数100（真值）
cbw
；将符号0扩展，AX＝0064H，仍然表示100
mov ax,0ff00h
；AX＝FF00H，表示有符号10进制数－256
cwd
；将符号位“1”扩展，DX.AX＝FFFFFF00H ；仍然表示－256
第六章 存储器系统 微机原理 第2版 课后答案
第六章存储器系统本章主要讨论内存储器系统，在介绍三类典型的半导体存储器芯片的结构原理与工作特性的基础上，着重讲述半导体存储器芯片与微处理器的接口技术。
6.1 重点与难点本章的学习重点是8088的存储器组织；存储芯片的片选方法（全译码、部分译码、线选）；存储器的扩展方法（位扩展、字节容量扩展）。
主要掌握的知识要点如下：6.1.1 半导体存储器的基本知识1.SRAM、DRAM、EPROM和ROM的区别RAM的特点是存储器中信息能读能写，且对存储器中任一存储单元进行读写操作所需时间基本上是一样的，RAM中信息在关机后立即消失。
根据是否采用刷新技术，又可分为静态RAM（SRAM）和动态RAM（DRAM）两种。
SRAM是利用半导体触发器的两个稳定状态表示“1”和“0”；DRAM是利用MOS管的栅极对其衬间的分布电容来保存信息，以存储电荷的多少，即电容端电压的高低来表示“1”和“0”；ROM的特点是用户在使用时只能读出其中信息，不能修改和写入新的信息；EPROM可由用户自行写入程序和数据，写入后的内容可由紫外线照射擦除，然后再重新写入新的内容，EPROM可多次擦除，多次写入。
一般工作条件下，EPROM 是只读的。
2.导体存储器芯片的主要性能指标（1）存储容量：存储容量是指存储器可以容纳的二进制信息量，以存储单元的总位数表示，通常也用存储器的地址寄存器的编址数与存储字位数的乘积来表示。
（2）存储速度：有关存储器的存储速度主要有两个时间参数：TA：访问时间（Access Time），从启动一次存储器操作，到完成该操作所经历的时间。
TMC：存储周期（Memory Cycle），启动两次独立的存储器操作之间所需的最小时间间隔。
（3）存储器的可靠性：用MTBF—平均故障间隔时间（Mean Time Between Failures）来衡量。
MTBF越长，可靠性越高。
（4）性能/价格比：是一个综合性指标，性能主要包括存储容量、存储速度和可靠性。
微机原理第02章(寻址方式和传送指令)
有效地址由基址寄存器（ BX 或 BP ）的内容加上 变址寄存器（SI或DI）的内容构成： 有效地址＝BX/BP＋SI/DI 段地址对应 BX基址寄存器默认是 DS，对应BP基 址寄存器默认是SS；可用段超越前缀改变
MOV AX, [BX+SI] MOV AX, [BX][SI]
；AX←DS:[BX+SI]
段内偏移量为适应各种数据结构的需要，可以有几个部分组 成，所以也把它称为有效地址ＥＡ。
寻址方式不同EA的构成不同。归纳EA可有多种情况构成： 直接寻址，寄存器间接寻址，寄存器相对寻址，
基址加变址寻址，相对址加变址寻址。
寻址方式——如何寻找内存操作数。 不同寻址方式实质上是构成它段内的偏移量的方法不同。
34H 12H
堆 栈 段
...
寄存器间接寻址方式 MOV [BP], AX
3 、用 SI、DI、BX 、BP作为间接寻址允许段跨越
指令中可以指定段跨越前缀来取得其他段中的数据。
例：MOV ES:[DI], AX MOV DX, DS:[BP] 这种寻址方法可以用于表格处理。
第2章 (五)寄存器相对寻址方式（Register relative addressing）或变 址寻址 （Index Addressing）
8位位移量 PA=16d ×(SS)+ (BP) + 16位位移量
例： MOV AX, COUNT [BP] 或MOV AX, [COUNT+BP] 或MOV AX, COUNT+[BP]
AH AL 48H 存储器 OP OP 40H 20H 操 作 码 位移量 COUNT
COUNT为16位位移量。 指令执行前: (SS)=5000H, (BP)=3000H, COUNT=2040H, (AX)=1234H
微机原理 第2章_8086系统结构
8086 CPU的引脚及其功能
8086 CPU的两种工作模式
最小模式：用于单机系统，系统所需要的控 制信号由8086直接提供，MN/MX=1，CPU 工作于最小模式 最大模式：用于多处理机系统，系统所需的 控制信号由总线控制器8288提供， MN/MX=0，CPU工作于最大模式
8086 CPU在最小模式下的引脚定义 8088与8086的区别
通 用 寄 存 器
AX BX CX DX SP BP SI DI
8086 CPU结构框图
20位地址总线
Σ
数据 总线 16位
ALU数据总线 (16位) 暂存器
队列 总线 (8位)
CS DS SS ES IP 内部寄存器 指令队列
总线 控制 电路 8086 总线
ALU
标志寄存器
EU 控制器
1 3 4 5 6
PSW
存放状态标志、控制标志和系统标 志
PSW格式：
15 11 10
OF DF
9 IF
8
7
6
4 AF
2 PF
0 CF
TF SF ZF
状态标志
状态标志用来记录程序中运行结果的状态信息，它们根据有关指 令的运行结果由CPU自动设置，这些状态信息往往作为后续条件 转移指令的转移控制条件，包括6位： OF：溢出标志，在运算过程中，如操作数超出了机器数的表示范 围，称为溢出，OF=1，否则OF=0 SF：符号标志，记录结果的符号，结果为负SF=1，否则SF=0 ZF：零标志，运算结果为0，ZF=1，否则ZF=0 CF：进位标志，进行加法运算时从最高位产生进位，或减法运算 从最高位产生借位CF=1，否则CF=0 AF：辅助进位标志：本次运算结果，低4位向高4位产生进位或借 位，AF=1，否则AF=0 PF：奇偶标志，用来为机器中传送信息时可能产生的代码出错情 况提供检验条件，当结果操作数中低8位中1的个数为偶数时PF=1， 否则PF=0
微机原理2-1：8088CPU内部结构、寄存器组、存储器组织
栈段和附加段。
段寄存器即是存放各个逻辑段段首地址的寄 存器。
23
存储器的分段管理
8088有20条地址线， 20＝1MB， 最大可寻址空间为 2 可寻址的地址范围为 00000H～FFFFFH 该地址称物理地址 硬件用 20位的物理地址来对存储单元进行寻 址
24
存储器的分段管理
由于 8088 中的地址寄存器都是 16 位的，用 户不能直接使用20位的物理地址，编程时需 要使用逻辑地址来寻址存储单元。 物理地址 14700H 逻辑地址由两个16位数构成，其形式为： 逻辑地址 1460H:100H 段的起始地址 ： 段内的偏移地址 （16位段地址） ：（ 16位偏移量）
分隔符
7
②指针和变址寄存器 共BP、SP、SI、DI四个 BP：基址指针寄存器Base Pointer ，默认表示
堆栈段基地址；
SP：堆栈指针寄存器Stack Pointer，指示栈顶 SI：源变址寄存器Source Index DI：目的变址寄存器Destination Index
8
2、标志寄存器 标志寄存器（ FR ）是 一个 十六位的 寄存器，但只利用了其中的9位：六个条 件标志和三个控制标志。
CLI 指令复位中断标志：IF＝0
STI 指令置位中断标志：IF＝1
20
陷阱标志TF（Trap Flag）
用于控制处理器是否进入单步执行方式： 设置TF＝0，处理器正常工作； 设置 TF＝1，处理器每执行一条指令就中断一次， 中断编号为 1 （称单步中断）， TF 也被称为单 步标志。 单步执行和单步调试
注意： PF 标志仅反映最低 8 位中“ 1 ”的个数
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1、地址/数据总线
AD15-AD0：地址/数据复用引脚，双向，三态。
•（8086/8088）AD15-AD0：16位地址总线A15-A0，输 出访问存储器或I/O的地址信息。 •（8086）AD15-AD0：16位数据总线D15-D0，与存储 器和I/O设备交换数据信息。 •（8088）AD7-AD0：8位数据总线D7-D0，与存储器和 I/O设备交换数据信息。
S2 S1 S0 操作过程 产生信号
0
0 0 0 1
0
0 1 1 0
0
1 0 1 0
发中断响应信号
8086CPU结构图 通 用 寄 存 器
20位
AH AL BH BL CH CL DH DL SP BP
DI SI
地址加 法器
16位
CS DS SS ES IP 内部寄 存器
I/O 控制 电路
外 总 线
运算寄存器
执行部分 控制电路
1 2 3 4 5 6
8位 指令队列缓冲器
Байду номын сангаас
ALU 标志 执行部件
总线接口部件
而当系统规模较大时，要求有较强的驱动能力， 这样就需要两个获两个以上的微处理器。其中有一个 是主处理器8086或8088，其它的处理器称为协处理器， 它们协助主处理器工作。例如8088便通过总线控制器 8288来形成各种控制信号。 如图所示，为8086CPU和8088CPU的引脚信号图。 共有40条引脚线，这些引脚线用来输出或接收各种信 号：地址线，数据线，控制线和状态线，电源线和定 时线。 由于8088微处理器是一种准16位机。其内部结构 基本上与8086相同，其信号也与8086基本相同，只是 有一些引脚的功能有所不同，在这里，我们将以8086 为例，具体介绍一下最小模式下和最大模式下各位引 脚功能，如出现功能不同的引脚再具体讲解 。
S6：指示8086/8088当前是否与总线相连，S6=0，表示 8086/8088当前与总线相连。 S5：表明中断允许标志当前的设置。S5=0，表示CPU 中断是关闭的，禁止一切可屏蔽中断源的中断请求； S5=1，表示CPU中断是开放的，允许一切可屏蔽中断 源的中断申请。
S4、S3：指出当前使用段寄存器的情况。
1-有进、借位 0-无进、借位
1-低4位向高4位有进、借位 0-低4位向高4位无进、借位
3、8086/8088CPU执行程序的操作过程 （1）、20位地址的形成，并将此地址送至程序存储器 指定单元，从该单元取出指令字节，依次放入指令队 列中。 （2）、每当8086的指令队列中有2个空字节，8088指 令队列中有1个空字节时，总线接口部件就会自动取指 令至队列中。 （3）、执行部件从总线接口的指令队列首取出指令代 码，执行该指令。
（2）、/RD：读信号，三态输出，低电平有效。/RD=0， 表示当前CPU正在对存储器或I/O端口进行读操作。 （3）、/WR：写信号，三态输出，低电平有效。 /WR=0，表示当前CPU正在对存储器或I/O端口进行读 操作。 （4）、M//IO：存储器或IO端口访问信号，三态输出。 M//IO=1，表示CPU正在访问存储器；M//IO=0，表示 CPU正在访问IO端口。 （5）、READY：准备就绪信号，输入，高电平有效。 READY=1，表示CPU访问的存储器或IO端口已准备好 传送数据。若CPU在总线周期T3状态检测到READY=0， 表示未准备好，CPU自动插入一个或多个等待状态TW， 直到READY=1为止。
1、总线接口部件
功能： （1）、从取指令送到指令队列。
（2）、CPU执行指令时，到指定的位置取操作数， 并将其送至要求的位置单元中。
总线接口部件的组成： （1）、四个段地址寄存器 CS，16位代码段寄存器； DS，16位数据段寄存器； ES，16位附加段寄存器；
SS，16位堆栈段寄存器。
（2）、16位指令指针寄存器IP（PC）。 （3）、20位的地址加法器。 （4）、六字节的指令队列缓冲器。
在T2、T3、TW和T4状态时，此引脚输出S7状态信号。
/BHE、A0组合：
/BHE A0
0
0
总线使用情况
从偶地址单元开始，在16位数据总线上进行字传送
从奇地址单元开始，在高8位数据总线上进行字节传送
0
1
1
1
0
1
从偶地址单元开始，在低8位数据总线上进行字节传送
无效
S7：8086中无定义。
8088中，在最大模式中，为高电平； 在最小模式中，输出SS0信号，此信号与 其它信号合作将总线周期的读/写动作。
（4）、当队列已满，执行部件又不使用总线时，总线 接口部件进入空闲状态。
（5）、执行转移指令、调用指令、返回指令时，先清 空队列内容，再将要执行的指令放入队列中。
2、1、2 8086/8088微处理器的引脚功能
根据所连的存储器和外设规模的不同，使它们可以在 两种模式下工作： 系统的最小模式：只有一8086/8088CPU。
BP------基址指针寄存器
DI-------目的变址寄存器
SI------- 源变址寄存器
（3）、算术逻辑单元ALU
完成8位或者16位二进制算术和逻辑运算，计算偏移量。
（4）、数据暂存寄存器
协助ALU完成运算，暂存参加运算的数据。
（5）、执行部件的控制电路
从总线接口的指令队列取出指令操作码，通过译码电路 分析，发出相应的控制命令，控制ALU数据流向。
系统的最大模式：有两个或两个以上的CPU，一个为 主CPU8086/8088，另一个为协CPU8087/8089。 指令周期：执行一条指令所需要的时间。 总线周期（机器周期）：CPU通过总线与存储器或I/O 接口进行一次数据传输所需的时间。 T状态（时钟周期）：CPU处理动作的最小单位。 总线周期
T1 T2 T3 TW T4
40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21
VCC（5V） AD15/A15 A16/S3 A17/S4 A18/S5 A19/S6 /BHE/S7 HIGH（SSO） MN//MX /RD HOLD（/RQ//GT0） HLDA（/RQ//GT1） /WR（/LOCK） M//IO（/S2） DT//R（/S1） /DEN（/S0） ALE（QS0） /INTA（QS1） /TEST READY RESET
（12）、DT//R：数据发送/接收控制信号，三态输出。 此信号控制数据总线上的收发器8286的数据传送方向， DT//R=1，发送数据----写操作；DT//R=0，接收数据-读操作。 （13）、/DEN：数据允许信号，三态输出，低电平有 效。作为数据总线上收发器8286的选通信号。
（14）、HOLD：总线请求信号，输入，高电平有效。 当系统中CPU之外的另一个控制器要求使用总线时， 通过它向CPU发一高电平的请求信号。
（10）、RESET：复位信号，输入，高电平有效。 RESET信号至少要保持4个时钟周期。复位时：标志寄 存器、IP、DS、SS、ES为0，CS=FFFFH，复位后 CPU从FFFF0H处开始 执行。
（11）、ALE：地址锁存允许信号，输出，高电平有效。 用来锁存地址信号A15-A0，分时使用AD15-AD0地址/ 数据总线。
说明：
（1）、指令队列缓冲器：在执行指令的同时，将取下 一条指令，并放入指令队列缓冲器中。CPU执行完一 条指令后，可以指令下一条指令（流水线技术）。提 高CPU效率。
（2）、地址加法器：产生20位地址。CPU内无论是段 地址寄存器还是偏移量都是16位的，通过地址加法器 产生20位地址。
2、执行部件
第二章 微处理器
通过本章的学习，读者应该掌握以下内容： • 8086/8088微处理器的结构及指令执行的操作 过程 • 8086/8088在最大和最小模式下引脚功能 • 8086的操作时序
• 80x86的实地址方式和虚地址方式
2、1 8086/8088微处理器
2、1、1 8086/8088微处理器的结构及执行程序的操作 过程
（6）、INTR：可屏蔽中断请求信号，输入，高电平有 效。当INTR=1，表示外设向CPU发出中断请求，CPU 在当前指令周期的最后一个T状态去采样该信号，若此 时，IF=1，CPU响应中断，执行中断服务程序。
（7）、/INTA：中断响应信号，输出，低电平有效。 表示CPU响应了外设发来的中断申请信号INTR。
•地址/数据总线复用，分时工作。
2、地址/状态总线A19/S6-A16/S3
A19/S6-A16/S3：地址/状态总线复用引脚，输出，三态。
A19/S6-A16/S3：输出访问存储器的20位地址的高4位 地址A19-A16。 A19/S6-A16/S3：输出CPU的工作状态。
A19/S6-A16/S3：分时工作，T1状态：输出地址的高4 位信息；T2、T3、T4状态：输出状态信息。
S4、S3组合所对应的段寄存器情况
S4 0 0 1 1 3、控制总线 (1)、/BHE/S7：高8位数据总线允许/状态复用引脚。在 总线周期的T1状态，此引脚输出/BHE信号，表示高8 位数据线D15-D8上的数据有效。 S3 0 1 0 1 段寄存器 当前正在使用ES 当前正在使用SS 当前正在使用CS 当前正在使用DS
作用： （1）、从指令队列中取出指令。 （2）、对指令进行译码，发出相应相应的控制信号。 （3）、接收由总线接口送来的数据或发送数据至接口。 （4）、进行算术运算。 执行部件的组成：
（1）、四个通用寄存器AX、BX、CX、DX。
四个通用寄存器都是16位或作两个8位来使用。
（2）、专用寄存器
SP------堆栈指针寄存器
（6）、标志寄存器
1-低8位有偶数个1
16位寄存器，其中有7位未用。 D15