HDB3编译码电路的FPGA设计
基于FPGA的HDB3码的编译码器与译码器设计(软件设计)
昆明学院2013 届毕业论文（设计）论文（设计）题目基于FPGA的HDB3码的编码器与译码器设计（软件设计）子课题题目姓名周艳学号 7所属院系自动控制与机械工程学院专业年级 2010级通信技术1班指导教师任杰2013年 5月摘要HDB3码是基带传输码型之一，因为它具有无直流分量、低频分量少、连0数不超过3个这些特点，所以有利于信号的恢复和检验，所以HDB3码被广泛应用到井下电缆遥传系统以及高速长距离书记通信中等。
FPGA具有成本低、可靠性高、开发周期短、可重复编程等特点。
利用EDA技术，可对其实现硬件设计软件化，加速了数字系统设计的效率，降低了设计成本。
本文先对HDB3码，FPGA器件和EDA技术的发展背景进行简述。
接着阐述EDA技术中常用的VHDL语言的发展与优点，并以VHDL为核心，简要说明硬件电路的设计的方法步骤。
然后介绍HDB3码的编译码原理以及其特点。
最后，对HDB3码的编译原理进行重点分析，并且以VHDL语言为主，分别对编码器部分和译码器部分的具体实现方法进行说明，给出具体设计的思考方案和程序流程图，并对设计方案进行软件仿真，同时给出仿真结果并对其进行分析，证明设计方案的正确性。
关键词：HDB3码；FPGA；EDA;VHDL;编译码AbstractHDB3 code is one of codes used in the transmission system. It has no DC components and a few of LF components. Moreover, it has continuous zeros no more than three. The features of HDB3 code help the signal to be rebuilt and be checked for error easily, so HDB3 code is the commonly used code in the transmission system. Low cost, dependability, short design cycle and repeated program ability are the features of FPGA. You can design hardware of digital circuits by using software as a result of using FPGA with EDA. It will construct the digital system quickly system quickly and reduce the cost of design.This paper first introduces the development and background of HDB3.FPGA and EDA, and then expands VHDL. which is commonly used as design-entry language for EDA.A summa ry of digital circuits’ design by using VHDL is provided. Moreover, the principle and decoder is designed by using VHDL. Finally, the plan of design, the flow of software design and the simulated waveform of HDB3 encoder and decoder is presented, showing correctness of the design.Keywords: HDB3 code; FPGA ; EDA ; VHDL; Encoder and Decoder目录第一章概述 (1)1.1 HDB3码的简述 (1)1.2 FPGA简介 (2)1.2.1 FPGA的发展历程 (2)1.2.2 FPGA基本结构及其特点 (3)1.3 EDA技术 (4)1.4 VHDL硬件描述语言 (4)1.4.1 简介 (4)1.4.2 VHDL具有的特点 (5)1.4.3 VHDL的优点 (7)1.4.4 VHDL设计硬件电路的方法 (7)第二章 HDB3码的编译规则 (10)2.1主要的基带传输码型 (10)2.1.1 NRZ码的编码规则 (10)2.1.2 AMI码的编码规则 (10)2.2 HDB3码的编码规则 (11)2.3 HDB3码的译码规则 (12)2.4 HDB3码的检错能力 (12)第三章 HDB3编码器的FPGA实现 (13)3.1 HDB3码编码器的实现分析 (13)3.2 HDB3码编码器的设计思路 (13)3.2.1 4连‘0’的检出加V及判‘1’极性 (13)3.2.2 取代节的选取 (13)3.3设计建模 (14)3.3.1插“V”码模块设计及仿真 (15)3.3.2插“B”码模块设计及仿真 (17)3.3.3 HDB3编码器的极性转换模块设计及仿真 (20)第四章 HDB3译码器的FPGA实现 (24)4.1 译码器的实现分析 (24)4.2 HDB3译码器的设计思路 (24)4.3 V的检测 (25)4.4 扣V扣B (25)4.5 设计建模 (25)4.5.1扣V扣B的实现 (26)4.6 软件仿真 (26)第五章结论 (28)参考文献 (29)附录 (30)辞 (38)第一章概述1.1 HDB3码的简述HDB3（High Density Bipolar of order 3code）码的全称是三阶高密度双极性码，又称为四连“0”取代码，它是一种AMI码的改进，保持了AMI码的优点而克服其缺点。
基于FPGA的HDB3编译码器的设计与实现
文章编号 ：０９— ５ ２ ２ １ ０ ０ ３ ０ １０ ２ ５ （０２）６— ０ ６— ３ 中图分类号 ：Ｐ １ Ｔ ３ｌ 文献标识码 ： Ａ
基于 ＦＧ Ｐ Ａ的 Ｈ Ｂ Ｄ ３编 译 码 器 的设计 与 实现
李精华 ，陈 磊 ，吴 慧峰
（ 桂林航天工业高等专科学校电子工程系 ，桂林 ５ １ ０ ） ４ ０ ４
前 ３个 连 “ ” 为破坏节 “ ０ Ｖ” ０称 ００ ；
数字 传 输接 口中均采 用 Ｈ Ｂ Ｄ ３码 ， 此设 计一 款性 因
价比高的 Ｈ Ｂ Ｄ ３编译码器是非常有价值的。在市场 上使 用 的 Ｃ ２ １３芯 片虽 然 具 有 ＨＤ ３的编 译 译 Ｄ ２０ Ｂ 码 功 能 ， 需要 配 置同步 提取 和 电压极 性转换 电路 ， 但
ＨＤＢ３ ￣ ｄｅ ｓ ｓ ｉ ｌ ｎ ｈ ｃｒ ｕｉ， ｔａ ｙ ｎ ｒ ｌ ｂ ｅ ｎ ｈ ｏ ｅ ａ ｉｎ， ｏｖ ｓ ｔ ｅ ｉｓ ｅ ｆｒ ｈ ｏ ｅ ｉ ｓｍｐ ｅ ｉ ｔｅ ｉｃ ｔ ｓｅ ｄ ａ ｄ ｅｉ ｌ ｉ ｔ ｅ ｐ ｒ ｔ ａ ｏ ｓ ｌ ｅ ｈ ｓ ｕ ｓ ｏ ｔ ｅ
Ｌ ｉｇｈ ａ ＩＪｎ — ｕ ，ＣＨＥ ｅ ，Ｗ Ｕ Ｈｕ — ｎ ＮＬｉ ｉｆ ｇ ｅ
（ ｅ ａｔ ｎ ｆ ｌｃ ｏ ｉ Ｅ ｇｎ ｅｉｇ ｕ ｉ ｏ ｅｅｏ ｒｓａｅＴ ｃ ｎ ｌｇ ， ｉｎ５ １０ ，Ｃ ｉａ Ｄ ｐ ｒｍｅｔ ｅｔ ｎｃ ｎｉｅｒ ，Ｇ ｌｎＣ ｌ ｇ ｆ ｏｐ ｃ ｅｈ ｏ ｙ Ｇｕｌ ４ ０ ｏＥ ｒ ｎ ｌ Ａｅ ｏ ｉ ４ ｈｎ ）
Ａｂ ｔ ａ ｔ ｓｒ ｃ ：Ｔ ｉ ａ ｒｉ ｔ ｄ ｃ ｓａ ｄ ｓ ｎ ｏ ｈ ｓ ｐ ｅ ｒ ｕ ｅ ｅ ｉ ｆ ＨＤＢ ｏ ｅ ｓｂ ｓ ｄ ｏ Ｐ ｎ ｏ ｇ ３ ｃ ｄ ｃ ａ ｅ ｎ Ｆ ＧＡ， ｒｓ ｎ ｓ ｔ ｅ ｓ ｌ ｔ ｎ ｗｉ ｐ ｅｅ ｔ ｈ ｉ ａｉ ｔ ｍｕ ｏ ｈ
基于FPGA的HDB3码的编译码器与译码器设计(软件设计)
1.2.1
作为一种可编程逻辑器件，现场可编程门阵列（Filed Programmable Gate Array）的出现是可编程逻辑器件发展变化的必然，它的出现推动着可编程逻辑器件的进一步发展。因此说，了解了可编程逻辑器件的发展历程，也就了解了FPGA的发展历程。
可编程逻辑器件是20世纪70年代发展起来的一种新型器件。它的应用不仅简化了电路设计，降低了成本，提高了系统的可靠性，而且给数字系统的设计方式带来了革命性的变化。可编程逻辑器件的发展是以微电子制作技术的不断进步为基础的，其结构和工艺的变化经历了一个不断发展变革的过程。
HDB3码又叫三阶高密度双极性码(High Density Bipolar)，是在AMI码的基础上改进的一种双极性归零码，它除具有AMI码功率谱中无直流分量，可进行差错自检等优点外，还克服了AMI码当信息中出现连“0”码时定时提取困难的缺点，而且HDB3码频谱能量主要集中在基波频率以下，占用频带较窄，是ITU-TG.703推荐的PCM基群、二次群和三次群的数字传输接口码型,因此HDB3码的编解码就显得极为重要了。
这些早期的PLD器件的一个共同的特点就是可以实现速度特性较好的逻辑功能，但是由于其结构过于简单，因此只能用于实现较小规模的电路设计。
为了填补这一缺陷，20世纪80年代中期，著名的可编程逻辑器件厂商Alter和Xilinx分别推出了扩展型的复杂可编程逻辑器件(Complex Programmable Logic Device，CPLD)和类似于标准门阵列的现场可编程门阵列FPGA。CPLD和FPGA的功能基本相同，只是芯片内部原理和结构有些差别。这两种器件兼容了PAL和GAL器件的优点，可用于实现较大规模的电路设计，编程也很灵活，所以，被广泛应用于产品的原型设计和小批量生产之中。几乎所有使用PLA、GAL和中小规模通用数字集成电路的场合均可应用CPLD和FPGA器件。
基于FPGA的HDB3编译码的建模与实现
摘要本文以FPGA为硬件平台，基于EDA工具QUARTUSⅡ为软件平台上对HDB3编/译码进行实现。
由于在EDA的软件平台QUARTUSⅡ上不能处理双极性的信号，因此对HDB3码的编/译码的实现分为：软件部分和硬件部分。
软件部分是基于QUARTUSⅡ的平台上对输入的码元进行编码和译码，通过系统仿真，验证了HDB3码的编译码的正确性；硬件部分采用CD74HC4052双四选一的数模选择器实现单极性到双极性的转换；采用AD790和SE5539实现双极性到单极性的转换。
最后，通过仿真，验证了方案的正确性。
关键词：HDB3；建模；VHDL；编/译码；QUARTUSⅡThe Modeling and Realization of the HDB3 Encoding andDecoding Based on FPGAWu Yingfa(College of Physics Science and Information Engineering,Jishou University,Jishou,Hunan 416000)AbstractThe HDB3 encoding and decoding are realized based on taking FPGA as hardware platform and taking QUARTUSⅡ，a kind of EDA tool，as the software platform. Because QUARTUSⅡcan not deal with the bipolar of signal，the realization of HDB3’s encoding/decoding function is divided into two parts: software and hardware part. In the software part: the encoding/decoding of HDB3 are realized based on QUARTUSⅡ, and the simulation result that the realization is correct. In the hardware part: the CD74HC4052 are used to realize unipolar /bipolar transformation, at the same time, the AD790 and SE5539 are used to realize bipolar/unipolar transformation. At last, the efficiency of theabove method is proved by the simulation results.Key words：HDB3；Modeling；VHDL；Encoding/Decoding；QUARTUSⅡI目录第一章绪论 (1)第二章EDA辅助设计工具的介绍 (3)2.1 FPGA的介绍 (3)2.1.1 PLD的介绍 (3)2.1.2 FPGA的系统介绍 (3)2.2 VHDL语言和QUARTUSⅡ (4)2.2.1 VHDL语言 (4)2.2.2 EDA工具QUARTUSⅡ (5)第三章HDB3码编码器的建模与实现 (6)3.1 HDB3码的编码规则 (6)3.2 基于VHDL的编码器的建模及实现 (6)3.2.1 编码器的VHDL建模及难点分析 (7)3.2.2 基于VHDL编码器的实现 (7)3.3编码中单/双极性转换的实现 (12)3.3.1单/双极性转换的流程图 (12)3.3.2单/双极性变换的VHDL实现 (14)3.3.3单/双极性变换的硬件实现 (15)3.4 HDB3码编码器的波形仿真及分析 (16)3.5 小结 (18)第四章HDB3码译码器的建模与实现 (19)4.1 HDB3码的译码规则及建模 (19)4.2 译码中双/单极性的实现 (19)4.3 基于VHDL译码器的实现 (20)4.3.1基于VHDL译码器的流程图 (20)4.3.2 HDB3码译码器的程序设计 (20)4.4 HDB3码译码器的波形仿真及分析 (23)4.5 小结 (24)第五章结束语 (25)参考文献 (25)致谢 (26)附录一 (28)附录二 (33)基于FPGA的HDB3编译码的建模与实现绪论第一章绪论数字基带信号的传输是数字通信系统的重要组成部分之一。
基于FPGA的HDB3编解码器的设计与实现
示 信息 ‘’ ０， 用符号 Ｂ 和符 号Ｂ 交 替表示 信息 ‘’ ． 一 １； 否 则， 将第 ４个 ‘’ 为与 前一非 零符 号 同极性 的 ０改
破 坏符 ‘ ． 如 “０ ｆ 为一节 ， 第 ４ ‘ ’ 变 Ｖ’ 例 Ｏ０ ’ 使 个 ０码
统 传 输 中．
关 键 词 ： ＤＢ 编 解 码 ； 场 可 编 程 门阵 列 ； ＨＤ 语 言 Ｈ ３ 现 Ｖ Ｌ 中图 分 类 号 ： Ｎ ３ ． Ｔ ４ １２ 文献 标 志 码 ： Ａ Ｄ ：０ ９ ９ｉｓ ． ７—６ １ ０００ ． ２ ＯＩ１． ６／．ｓ １ ３８ ９． １． ０ ３ ｉｎ ６ ２ ４ １
１ Ｈ Ｂ ． Ｄ ３码编码 电路 ２
插入 ‘ ’ 冲． Ｂ脉 ２个 ‘ 脉 冲问 的 ‘ ’ 冲个 数 的奇 Ｖ’ １脉 偶 性 由Ｔ 发 器完 成 ， ２ ‘ 脉 冲问有 偶数 个 触 当 个 Ｖ’ ‘ ’ ， ‘ ０ Ｖ’ １时 选 ＇ ０ ＇ Ｂ 作为破 坏节 ； ２ ‘ 脉 冲间有 当 个 Ｖ’
ｈ
＿ ＿
”
性 信号变 换 ， 经整形 分 离成 两路 单极 性 ｈ ｂ ｐ和 ｄ３
＿ ＿
ｓｆ ＰＰ ＯＣ Ｓ （ｌ，ｒ ｄ ３ 一 ｈ ｔ ：Ｒ Ｅ Ｓｃ ｃ ， ｂ） 移存 ＨＤ ３ 入信号 的进 程 ｉ ｋ ｌｈ Ｂ输
ＢＥＧｒ Ｎ
Ｉ ｃｒ ｌ ’ Ｆ ｌ＝’ Ｉ ＨＥＮ
ｈ ｂ ｖ４ ＷＮＴ ）＝ ０ ０ ０ ； ｄ ３ （ ｄ ３ （ ＤＯ Ｏ ０ ”００ ” ｈ ｂ ｖ ＜ ｍ ４
程 序 的结 构体 如 下 ： Ａ Ｃ ＩＥ Ｔ Ｒ ｄ３ａＯ ｂ Ｉ Ｒ ＨＴ Ｃ Ｕ Ｅ ｈｂ一ｒ Ｆ ｄ３ Ｓ ｈ Ｓ Ｎ Ｌ ｙｉ Ｔ ＿ Ｏ Ｉ＿ Ｅ Ｔ Ｒ３ ｄｗ ｔ０； Ｉ Ａ ｎ＿： Ｄ Ｌ ＧＣ Ｖ Ｃ Ｏ （１ ｏ ｎ ） Ｇ Ｓ ｏ ｓＧ Ａ ｈｂ ， ｄ ， ｂｐ Ｔ Ｏ Ｉ＿ Ｅ Ｔ Ｒ Ｎ Ｌ ｄ。 “ ｂ ｈ ： Ｄ Ｌ ＧＣ Ｖ Ｃ Ｏ ｈ ｄ Ｓ
HDB3编解码电路设计
HDB3编解码电路设计HDB3 (High Density Bipolar 3-Zero) 是一种常用的数字通信编码和解码技术，它可以有效地传输数字数据，而不会引入过多的传输开销和误码率。
在本文中，我将详细介绍HDB3编解码电路的设计。
一、HDB3编码1.将原始数据按照4位一组进行分组。
2.对每个4位的数据进行如下规则的转换：-如果4位数据中有连续的0，则将连续的0替换为000V或B00V，其中V表示一种特定的极性反转。
-如果4位数据中有连续的1，且前面的极性反转为B，则将连续的1替换为000V，其中V表示一种特定的极性反转。
-如果4位数据中有连续的1，但前面的极性反转不为B，则将连续的1替换为0000。
-如果4位数据中没有连续的0或1，则将第一个1替换为B，其中B 表示一种特定的极性反转。
3.将每个4位数据的替换结果进行串联，形成最终的编码结果。
二、HDB3解码HDB3解码主要是通过对编码数据进行逆向操作，即还原出原始的数据。
下面是HDB3解码的步骤：1.将编码数据按照4位一组进行分组。
2.对每个4位的数据进行如下规则的逆向操作：-如果4位数据中有000V或B00V的形式，则将该4位数据替换为连续的0。
-如果4位数据中有0000的形式，则将该4位数据替换为连续的1-如果4位数据中有连续的1，则将连续的1替换为连续的1，并进行极性反转。
-如果4位数据中有B的形式，则将该4位数据替换为连续的1，并进行极性反转。
3.将每个4位数据的逆向操作结果进行串联，形成最终的解码结果。
1.编码电路设计：-使用4位移位寄存器来存储输入的数据，并将其输入到编码器电路中。
-编码器电路由逻辑门电路构成，根据上述编码规则对4位数据进行转换。
-将每个4位数据的转换结果串联形成编码结果。
2.解码电路设计：-使用4位移位寄存器来存储输入的编码数据，并将其输入到解码器电路中。
-解码器电路由逻辑门电路构成，根据上述解码规则对4位数据进行逆向操作。
基于FPGA的HDB3码编译码器的设计
摘
要 ：在 实 际 的 数 字 基 带 通 信 系 统 中 为 使 信 息 在 基 带 信
码 是 具 有 易 获 取 定 时 信 息 ．无 直 流 成 分 和 只 有 很 小 成 分 、以及 具 有 内 在 纠 错 能 力 的 信 号 ．因 而 被 广 泛 应 月 字 基 带 传 输 系 统 Ⅲ。 可 编 程 器 件 及 其 技 术 自２ ０世 纪 ９ 年 代 以 来 得 到 － ０ ］ 发 展 ．它 促 进 了 逻 辑 设 计 的概 念 和 方 法 以 及 数 字 电 眉 手 段 的 转 换 。本 文 提 供 了一 种 以 ＦＰＧＡ可 编 程 芯 片 平 台 ． 过 ＶＨＤＬ 言 在 Ｑｕａ ｔ Ｉ 件 平 台上 编 程 ， 通 语 ｒｕｓＩ 软 ＨＤＢ 编 译 码 器 的 设 计 方 案 。
一
Hale Waihona Puke 定 的 自检 能 力 和 适 应 不 同 信 源 的 统 计 特 性 的 能 力 。 ＨＤ Ｂ
ＣＩ ＲＣ Ｕ Ｉ Ｄ Ｅ ＳＩ Ｎ Ｆ Ｄ Ｂ ３ ＢＡ ＳＥＤ Ｎ Ｔ Ｇ ｏ Ｈ ｏ ＦＰＧ Ａ
Ｖａ Ｃｅｎ，Ｘ ｉ ｏ Ｈ ｏｎｇｘｉ ｎｇ ｎ ａ ａ
（ ｐ ｒｍ ｅ ｔ ｆＭ ｅ ｈ ｎ ｃ ｌ ｎ ｎ ｒ ｌ ｇ ｎ ｅ ｉ ｇＧｕ ｌｎＵｎ ｖ ｒｉｙｏ ｅ ｈ ｏ ｏ ｙＧｕ ｌ ４１ ０ ， ｎ ） Ｄｅ ａ ｔ ｎ ｃ ａ ｉａ ｄＣｏ ｔｏ ｏ ａ Ｅｎ ｉｅ ｒｎ ， ｉｉ ｉｅ ｓｔ ｆ ｃ ｎ ｌｇ ， ｉｉ ５ ０ ４Ｃｈｉａ Ｔ ｎ
文 章 编 号 ： ６ ３ １ ３ （ ０ ００ — ２ － ３ １ ７ — １ １２ １ ） ５ ０ ４ ０
设计报告--011---HDB3编译码器的FPGA设计与实现
HDB3编译码器的FPGA设计与实现一．方案论证及实现（1）1．HDB3编码器的VHDL建模思想从编码规则来分析，这个设计的难点之一是如何判决是否应该插“B”，因为这涉及到由现在事件的状态决定过去事件状态的问题。
按照实时信号处理的理论，这是没办法实现的。
但是在实际电路中，可以考虑用寄存器的方法，首先把信码寄存在寄存器里，同时设置一个计数器计数两个“V”之间“1”的个数，经过4个码元时间后，由一个判偶电路来给寄存器发送是否插“B”的判决信号，从而实现插“B”功能。
不过，信号处理的顺序不能像编码规则那样：首先把代码串变换成为AMI 码，完成插“V”、插“B”工作之后，其后的“+1”和“-1”的极性还要依据编码规则的规定变换。
这样做需要大量的寄存器，同时电路结构也变得复杂。
若把信号处理的顺序变换一下：首先完成插“V”工作，接着执行插“B”功能，最后实现单极性变双极性输出（最后这个任务由另外一人完成）。
这样做的好处是：输入进来的信号和插“V”、插“B”功能电路中处理的信号都是单极性信号，且需要的寄存器的数目可以少很多。
另外，如何准确识别电路中的“1”、“V”和“B”。
因为“V”和“B”符号是人为标识的符号，但在电路中最终的表现形式还是逻辑电平“1”。
解决的方法是利用双相码，将其用二进制代码分别表示。
双相码的编码规则：它是对每个二进制代码分别利用两个具有两个不同相位的二进制码去取代。
例如，代码： 1 1 0 0 1 0双相码： 10 10 01 01 10 01这样就可以识别电路中的“1”、“V”、“B”。
也可以人为的加入一个标识符（其最终目的也是选择输出“1”的极性），控制一个选择开关，使输出“1”的极性能按照编码规则进行变化。
2．基于VHDL硬件描述语言的建模及程序设计本设计的思想并不像前面HDB3码编码原理介绍的那样首先把消息代码变换成为AMI码，然后进行V符号和B符号的变换，而是在消息代码的基础上，依据HDB3编码规则进行插入“V”符号和插入“B”符号的操作，最后完成单极性信号变成双极性信号的转换。
基于FPGA的HDB3编译码器的设计
根据 Ｈ Ｄ Ｂ ３编码规则可 以知道 Ｈ Ｄ Ｂ ３ 编码输 出的“ Ｖ ， ， 的极性
。
的过程就 是将破 坏节还 原为 “ ０ ０ ０ ０ ， ， 码 的过程
一
ＨＤ Ｂ ３编 码模 块 的主要 功 能是 根据 ＨＤ Ｂ ３编码规
则将 Ｎ Ｒ Ｚ码转换为 ＨＤ Ｂ ３编码 输出。
根据 Ｈ Ｄ Ｂ ３的 编 码 规 则 和 Ｆ Ｐ Ｇ Ａ设计 优 势 ， 对
块Ｆ Ｐ Ｇ Ａ 目标芯 片上 ， 并通过外 接 的电路 实现了双极
Ｈ Ｄ Ｂ ３的编码进行 了一些顺序上的调整 。 本模块首 先做 的就是对连续 “ ０ ０ ０ ０ ” 码 的检测 ， 其 目的是找到插 入 “ Ｖ ” 码 的位置 ，同时也为下一 步插人 “ Ｂ ” 码 提供 了参 照位
Ｐ １ 真 器 ｒ 旦 垡 ｌ 目 标 ： 二 二
Ｃ
＃＝
—
芯 片 ｌ 塑
ｒ
回
图１ Ｈ Ｄ Ｂ ３ 编 译码 器 结构框 图
２ ． ２ Ｈ ＤＢ ３编码模块的设计
２ Ｈ ＤＢ ３编译码器的设计
２ ． １ Ｈ Ｄ Ｂ ３编译码器 系统设 计 本 系统将 ＨＤ Ｂ ３ 编、 译码 和相应 的控制 模块集成在
２ ＿ ２ ． １插 入 Ｖ码模块设计
块、 Ｕ Ａ Ｒ Ｔ接 口模块 、 时钟模块等 组成 。系统框 图如图 １ 所示 。在本 文 中主要介绍 了 Ｈ Ｄ Ｂ ３ 编译码模块 的设计 。
图 ２ ＨＤＢ ３编 码 系 统 框 图
定 义一个 内部 信号来 计算 ０的个数 ，以此来 检测 “ ０ ０ ０ ０ ” 。另外定义 一个 内部信号来便是及暂存插 入“ Ｖ” 码后 的双相码 。由于插入 “ Ｖ ” 码 以后 ， 信号不仅 有 １ 、 ０ 、
利用FPGA实现HDB3编解码功能
利用FPGA实现HDB3编解码功能摘要：HDB3(三阶高密度双极性)码具有无直流分量、低频成分少、连零个数不超过3个、便于提取时钟信号等特点。
通过对HDB3编解码原理进行分析和研究，提出一种基于FPGA 的HDB3编解码实现方法，给出Verilog HDL语言的实现方法和仿真波形，完成硬件电路的设计和测试，采用该方法设计的HDB3编解码器已应用于相关实验设备中。
广告插播信息维库最新热卖芯片：TOP224YN TDA1519B DTC144EUA EP2C5T144C8SN74LV541APWR GL386CD40193BE EL4422CN ADG511ABR STRS63071 引言数字通信系统的某些应用可对基带信号不载波调制而直接传输，其中传输线路对码型的要求如下：信码中不宜有直流分量，低频分量应尽可能的少，码型要便于时钟信号提取。
根据这些要求，ITU-T(国际电联)在G．703建议中规定，对于2 MHz、8 MHz、32 MHz速率的数字接口均采用HDB3(三阶高密度双极性)码。
HDB3码具有无直流分量，低频成分少，连零个数不超过3个等特点，便于时钟信号的提取和恢复，适合在信道中直接传输。
这里利用Verilog HDL语言设计用于数字通信系统中的HDB3编解码器。
2 HDB3编码模块设计要设计一个实用的编码模块，首先要深入研究其编码规则及其特点，然后根据编码规则设计符合电路特性的编码流程。
HDB3码的编码规则包括：①将消息代码变换成AMI码，AMI码的编码规则是对码流中的非“0”符号进行正负交替；②检查AMI码中的连零情况，当连零的个数小于4个时，保持AMI的形式不变；当连零的个数达到4个或超过4个时，则将非零码后的第4个“0”替换成V码，其中V码的极性与前一非零码(+1或-1)的极性保持一致，例如，前面的非零码是+1，则将V码记为+V；③完成插V操作后，检查2个相邻V码之间非零码的个数是否为偶数，若为偶数，则再将相邻2个V码中后一个V码的前一非零码后的第一个“0”变为B码，B码的极性与前一非“0”码的极性相反，同时B码后面的非“0”码极性再次进行交替变换，保证极性交替反转特性。
DAB发射机传输接口HDB3编码电路的FPGA设计
• 120 •2 硬件实现2.1 功率测量模块的电路设计对DMB发射信号的功率测量是基于多级对数放大器MAX2014实现的。
MAX2014可以精确地将50MHz到1000MHz频率范围内的射频信号转换为等效的直流电压信号。
输入射频信号的功率范围为-65dBm到5dBm，十分适用于DMB发射信号的功率测量。
功率测量模块的电路设计如图2所示。
2.2 反馈控制模块的电路设计对DMB发射信号进行衰减控制是基于程控衰减器PE4302实现的。
PE4302是一种高线性度、6位射频数字阶跃衰减器，衰减范围为0.5dB到31.5dB。
衰减取值有0.5dBm、1dBm、2dBm、4dBm、8dBm、16dBm，如图3所示，分别对应的引脚为C0.5、C1、C2、C4、C8、C16，6个引脚与STM32连接，由微控制器根据要求组合出衰减的数值，衰减数值对应的引脚置高电平，即可选中衰减数值。
3 软件实现软件设计的基本思路如下：先初始STM32的ADC，捕捉到第一路中MAX2014输出的直流电压信号的电压值，再根据手册提供的功率-电压转换关系图，换算为对应的功率值。
对换算得到的功率值进行判断，若在正常范围内，直接输出至功率放大器；若不在正常范围内，再判断超出的功率范围，依据超出的范围进行相应的衰减操作。
4 结束语本文提出了一种基于功率测量的DMB发射机自动保护电路的设计方案，并进行了功能测试。
实验证明电路运行状况良好，满足DMB机在功率方面的自动保护要求，具有一定的应用价值。
介绍了一种基于FPGA的HDB3编码电路设计，其输出波形符合DAB发射机G.703接口规定的物理和电气特性。
该电路已在商用DAB发射系统中得到实际应用，与各种DAB发射机配合良好，证明了设计的有效性。
1.前言DAB（Digital Audio Broadcast，数字音频广播）（GY/T214-2006.30MHz-3000MHz地面数字音频广播系统技术规范:中华人民共和国广播电影电视行业标准,2006；ETSI EN 300 401,Radio b r o a d c a s t i n g s y s t e m ;D i g i t a l A u d i o Broadcasting(DAB)to mobile,portable and fixed receivers:2006）的传输帧码率为2048 kbps的数字码流。
基于FPGA的HDB3码的编译码器与译码器设计(软件设计)
昆明学院2013 届毕业论文（设计）论文（设计）题目基于FPGA的HDB3码的编码器与译码器设计（软件设计）子课题题目姓名周艳学号 201004090147所属院系自动控制与机械工程学院专业年级 2010级通信技术1班指导教师任杰2013年 5月HDB3码是基带传输码型之一，因为它具有无直流分量、低频分量少、连0数不超过3个这些特点，所以有利于信号的恢复和检验，所以HDB3码被广泛应用到井下电缆遥传系统以及高速长距离书记通信中等。
FPGA具有成本低、可靠性高、开发周期短、可重复编程等特点。
利用EDA技术，可对其实现硬件设计软件化，加速了数字系统设计的效率，降低了设计成本。
本文先对HDB3码，FPGA器件和EDA技术的发展背景进行简述。
接着阐述EDA技术中常用的VHDL语言的发展与优点，并以VHDL为核心，简要说明硬件电路的设计的方法步骤。
然后介绍HDB3码的编译码原理以及其特点。
最后，对HDB3码的编译原理进行重点分析，并且以VHDL语言为主，分别对编码器部分和译码器部分的具体实现方法进行说明，给出具体设计的思考方案和程序流程图，并对设计方案进行软件仿真，同时给出仿真结果并对其进行分析，证明设计方案的正确性。
关键词：HDB3码；FPGA；EDA;VHDL;编译码HDB3 code is one of codes used in the transmission system. It has no DC components and a few of LF components. Moreover, it has continuous zeros no more than three. The features of HDB3 code help the signal to be rebuilt and be checked for error easily, so HDB3 code is the commonly used code in the transmission system. Low cost, dependability, short design cycle and repeated program ability are the features of FPGA. You can design hardware of digital circuits by using software as a result of using FPGA with EDA. It will construct the digital system quickly system quickly and reduce the cost of design.This paper first introduces the development and background of HDB3.FPGA and EDA, and then expands VHDL. which is commonly used as design-entry language for EDA.A summary of digital circuits’ design by using VHDL is provided.Moreover, the principle and decoder is designed by using VHDL. Finally, the plan of design, the flow of software design and the simulated waveform of HDB3 encoder and decoder is presented, showing correctness of the design.Keywords: HDB3 code; FPGA ; EDA ; VHDL; Encoder and Decoder目录第一章概述 (1)1.1 HDB3码的简述 (1)1.2 FPGA简介 (2)1.2.1 FPGA的发展历程 (2)1.2.2 FPGA基本结构及其特点 (3)1.3 EDA技术 (4)1.4 VHDL硬件描述语言 (4)1.4.1 简介 (4)1.4.2 VHDL具有的特点 (5)1.4.3 VHDL的优点 (7)1.4.4 VHDL设计硬件电路的方法 (7)第二章 HDB3码的编译规则 (10)2.1主要的基带传输码型 (10)2.1.1 NRZ码的编码规则 (10)2.1.2 AMI码的编码规则 (10)2.2 HDB3码的编码规则 (11)2.3 HDB3码的译码规则 (12)2.4 HDB3码的检错能力 (12)第三章 HDB3编码器的FPGA实现 (13)3.1 HDB3码编码器的实现分析 (13)3.2 HDB3码编码器的设计思路 (13)3.2.1 4连‘0’的检出加V及判‘1’极性 (13)3.2.2 取代节的选取 (13)3.3设计建模 (14)3.3.1插“V”码模块设计及仿真 (15)3.3.2插“B”码模块设计及仿真 (17)3.3.3 HDB3编码器的极性转换模块设计及仿真 (20)第四章 HDB3译码器的FPGA实现 (24)4.1 译码器的实现分析 (24)4.2 HDB3译码器的设计思路 (24)4.3 V的检测 (25)4.4 扣V扣B (25)4.5 设计建模 (25)4.5.1扣V扣B的实现 (26)4.6 软件仿真 (26)第五章结论 (28)参考文献 (29)附录 (30)谢辞 (38)第一章概述1.1 HDB3码的简述HDB3（High Density Bipolar of order 3code）码的全称是三阶高密度双极性码，又称为四连“0”取代码，它是一种AMI码的改进，保持了AMI码的优点而克服其缺点。
HDB3编译码电路的FPGA设计
HDB3编译码电路的FPGA设计
卢晶琦
【期刊名称】《现代电子技术》
【年(卷),期】2008(31)16
【摘要】HDB3码(3阶高密度双极性码)保持AMI码极性反转的特点,减少连0串的长度,有利于提取定时信息,广泛用于数字通信系统中.针对现有HDB3编码器中存在编码复杂、输出延时长等缺点,设计一种统一位置判断和极性判断的HDB3编码器,并从实际应用出发,将误码检测和位同步提取融入译码器芯片中.仿真和实测表明,编译码功能正确,且相对延时较小、灵活性高,具有实用价值.
【总页数】2页(P1-2)
【作者】卢晶琦
【作者单位】电子科技大学中山学院,广东,中山,528402
【正文语种】中文
【中图分类】TN79
【相关文献】
1.基于FPGA的HDB3编译码器的设计 [J], 张伟娟
2.基于CD22103的AMI/HDB3编译码电路分析与实现 [J], 马凌;陈永泰
3.基于FPGA的HDB3码编译码设计 [J], 杨湲
4.DAB发射机传输接口HDB3编码电路的FPGA设计 [J], 陶婷婷; 胡耀月; 闫来; 李富锐
5.HDB3编译码设计的FPGA实现 [J], 刘雪峰;张希
因版权原因，仅展示原文概要，查看原文内容请购买。
SDH中HDB3编解码电路的FPGA实现
SDH中HDB3编解码电路的FPGA实现崔洲涓;胡辽林【期刊名称】《光通信技术》【年(卷),期】2011(035)003【摘要】SDH传输系统中,为了使传输波形便于提取定时信息和检错,选择HDB3码.通过Verilog HDL编写程序代码,在Quartus Ⅱ 9.0环境下,完成了布局布线和时序仿真,给出了仿真结果,选用ALTERA公司的CycloneⅢ系列FPGA芯片,实验结果与理论输出值一致.%In the SDH transmission system ,in order to make the waveform meet the requirements of extracting the timing information conveniently and capability of error detection, it chooses the common channel transmission code which is third-order high-density bipolar code (HDB3).This paper aims to introduce the coding and decoding principle of HDB3. The selected FPGA device (ALTERA Corp Cyclone III series) is written by Verilog HDL code in the Quartos II 9.0 environment to accomplish routing and timing simulation. The simulation results and experimental results are consistent with the theoretical output. As the features high integration, low power consumption and repeated programmable of FPGA.【总页数】3页(P40-42)【作者】崔洲涓;胡辽林【作者单位】西安理工大学,机械与精密仪器工程学院,西安,710048;西安理工大学,机械与精密仪器工程学院,西安,710048【正文语种】中文【中图分类】TN911【相关文献】1.基于FPGA的HDB3编解码器的设计与实现 [J], 韩德红;孙筱萌;张显才2.基于FPGA的HDB3编解码方法及其在阵列电导探针流动测井中的应用 [J], 郝志强;刘兴斌;胡金海;孙跃义3.基于FPGA的HDB3编解码电路的实现 [J], 车嵘;刘波;曹剑中4.利用FPGA实现HDB3编解码功能 [J], 朱勤为;唐宁;赵明剑5.基于Cyclone FPGA实现的4×2.048 Mb/s HDB3编解码系统 [J], 杨焱;于大勇因版权原因，仅展示原文概要，查看原文内容请购买。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
ＨＤＢ３编译码电路的ＦＰＧＡ设计
作者：卢晶琦
来源：《现代电子技术》2008年第16期
摘要：HDB3码(3阶高密度双极性码)保持AMI码极性反转的特点，减少连0串的长度，有利于提取定时信息，广泛用于数字通信系统中。
针对现有HDB3编码器中存在编码复杂、输出延时长等缺点，设计一种统一位置判断和极性判断的HDB3编码器，并从实际应用出发，将误码检测和位同步提取融入译码器芯片中。
仿真和实测表明，编译码功能正确，且相对延时较小、灵活性高，具有实用价值。
关键词：HDB3码；编译码器；FPGA；VHDL
中图分类号：TN79 文献标识码：B 文章编号：1004373X(2008)1600102
Design of HDB3 Codec Based on FPGA
LU Jingqi
(College of Zhongshan,University of Electronic Science & Technology of
China,Zhongshan,528402,China)
Abstract：The HDB3 code(high density bipolar order3 encoding) keeps the feature of polarity inversion of AMI code,which reduces the length of zeros,therefore beneficial for extraction of timing message.To solve the drawbacks of the existing HDB3 encoders,a HDB3 encoder based on block encoding unified polarity judgement and position polarity judgment is proposed.Besides,a HDB3 decoder which contains error detection and timing message distiller is also discussed from the practical view.Simulation and practice results show the new HDB3 Codec have a right function and can be applied to actual circuits.
Keywords：HDB3;codec;FPGA;VHDL
目前，信道编码被广泛地应用于数字通信、图像处理系统中，成为数据传输中不可缺少的部分。
HDB3(High Density Bipolar)码是AMI码的改进型，具有无直流分量，少低频分量，易于提取位同步信号并具有内在的检错能力等优点，成为广泛应用于基带传输系统中的码型，ITUT G.703规定：2 Mb/s，8 Mb/s和34 Mb/s的数字接口均采用HDB3码，因此设计一个稳定的HDB3码的编译码器就显得很有价值。
市场上虽有专用的CD22103A芯片，但是该芯片只具有编译码功能，在使用时需另配位同步提取和电压极性转换电路，不利于系统的集成。
本文从HDB3的编码原理着手，设计了一种基于FPGA的统一位置判断和极性判断的HDB3编码器，并从实际应用及FPGA结构出发，将误码检测和位同步提取融入译码器芯片中。
1 HDB3编码规则
从二进制的NRZ消息代码到HDB3码的编码规则.\是：
(1) 当NRZ码序列中连续出现…0‟的个数小于4个时，按AMI码规则进行编码，即将…1‟码变为…+1‟,…-1‟交替脉冲；
(2) 当代码序列中出现4个或4个以上的连…0‟码时，则将连…0‟段按4个…0‟分节，即“0000”为一节，并使第4个…0‟码变为…1‟码，用V脉冲表示，且V脉冲的极性与前一个…1‟脉冲的极性相同，称V为破坏码，“000V”为破坏节。
(3) 如果所得序列中相邻2个破坏码V间…1‟脉冲的个数为偶数，则还需将破坏节中的第一个…0‟码变为…1‟码，用B脉冲表示。
此时破坏节就变为“B00V”形式。
B脉冲的极性与其前一个…1‟脉冲的极性相反，而与其后的V脉冲极性相同。
2 HDB3编码部分
编码部分的模块如图1所示，其中关键部分是BV码元判决和BV极性判决2部分电路。
2.1 BV码元判决
将编码后的信码…1‟、补信码…B‟和破坏码…V‟都看作是…1‟码。
根据编码规则，…V‟必须与前一…B‟同极性，如果条件不满足，则必须插入与…V‟同极性的补信码…B‟。
因此，当遇到4个连…0‟时，除了第一个4连…0‟固定用“000V”取代外，取代节“B00V”或“000V”的选取由前一B，V 的极性是否相同来判决。
2.2 BV极性的判决
根据编码规则，HDB3码序列中的…B‟和…V‟都应保持极性交替变化的规律，并且应该保证…V‟与前一…B‟同极性，利用这一性质，很容易实现正负极性码元的分开。
从FPGA输出的P1，N1信号经过单－双极性变换电路(如CC4052四选一开关)合成一路双极性脉冲序列，即HDB3码序列。
3 HDB3译码部分
相对于编码，HDB3译码较为简单，从实用性的角度出发，在译码电路部分融入误码检测和位同步提取电路，总体框图如图2所示。
3.1 误码检测
由于HDB3码具有一定的内在检错能力，因此从实用性考虑，设计此部分电路。
当输入码元序列中连续出现3个以上的′0′码，或同极性码元连续到达的个数大于2个时，均表示接收到的编码或位同步提取出错，ERROR输出为高电平。
3.2 位同步提取电路
位同步提取是否正确是译码器能否正确译码的关键。
基于FPGA强大的逻辑宏单元，本设计考虑将位同步提取集成于译码器内部，通过应用FPGA的LPM宏模块，配置数字锁相环，实现片内位同步提取，提高系统的集成度。
3.3 取代码译码部分
从编码原理看出，每一破坏符号总是与前一非…0‟符号同极性，因此，从收到的符号序列中很容易找到破坏点V，从而用“0000”取代消息码，再将所有的+1，-1变成…1‟后便得到原信息代码。
4 FPGA仿真实现
在QuartusⅡ开发平台下，完成上述原理的HDB3编译码器的仿真。
通过在仿真文件中加载不同的激励，输出波形完全符合HDB3码的编码要求，仿真波形如图3,图4所示。
5 结语
经过仿真分析和实际测试，该编译码器能够正常工作，达到预期的效果。
本设计通过编码分组保持码元的极性交替变换，通过极性生成完成取代节的定位和选取，并在译码单元从实际应用出发，集成误码检测和位同步提取电路，具有消耗资源较少、外围电路简单等优点。
若修改本地时钟频率，并且和可编程逻辑结合，还可用于其他速率的实际通信编码电路中，比专用芯片成本低、集成度更高、更加灵活。
参考文献
［1］樊昌信,张甫翊,吴成柯.通信原理［M］.5版.北京:国防工业出版社,2001.
［2］罗伟雄,韩力,原东昌.通信原理与电路［M］.北京:北京理工大学出版社,2000.
［3］段吉海,黄智伟.基于CPLD/FPGA的数字通信系统的建模与设计［M］.北京:电子工业出版社,2004.
［4］潘松,黄继业.EDA技术与VHDL［M］.北京:清华大学出版社,2005.
［5］王诚,吴继华,范丽珍.Altera FPGA/CPLD设计［M］.北京:人民邮电出版社,2005.
［6］张厥盛.锁相技术\.西安:西安电子科技大学出版社,1994.
［7］付燕.基于SOC的HDB3编译码及帧同步电路［D］.郑州:郑州大学,2004.
［8］贾惠彬,王兰勋.基于CPLD的HDB3编译码器［J］.电子科技,2005(9):3740.
［9］Quartus Ⅱ Verison 6.0 Handbook,Altera Corporation ［EB/OL］..
［10］Cyclone Device Family Data Sheet Altera Corporation
［EB/OL］..。