数电期末复习
数电期末复习提纲
数据选择器应用
练习2：用数据选择器实现函数
L(A, B, C, D)=∑m(0, 3, 4, 5, 9, 10, 11, 12, 13)
算术运算电路—全加器
1、真值表： 2、逻辑表达式：
A B Ci S Co
3、逻辑图与符号：
思考：能否用74151/74138设计全加器？
第四章 组合逻辑电路
组合逻辑电路的设计—举例
2) 建立真值表。
3) 根据真值表求输出函数的最简与 或逻辑表达式。 现用卡诺图化简，F的最简表达式为 F=AB+AC
BC 00 A 0 01 11 10
A
B
C
F
1
1
1
1
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
0 0 0 0 0 1 1 1
第六章 时序逻辑电路
例：试分析图示时序电路逻辑功能，写出触发器驱动方程、电路的状态 方程和输出方程，列出状态表，画出状态图。
解： （1）根据给定的逻辑图写出驱动方程和输出方程 J=? K=? （驱动方程） Y=? （输出方程）
第六章 时序逻辑电路
解 ：（1）根据给定的逻辑图写出驱动方程和输出方程
解：Y的卡诺图如表2.6.1所示 则最简与或式为
CD AB 00 00 01 11 表2.6.1 Y的卡诺图 01 11 10
Y D A BC
1
1
× × 1
×
× × 1 1 × 1 × ×
第三章 逻辑门电路
定性理解 二极管、三极管、MOS管的开关特性 OD门、OC门、线与的概念，三态门（总线传输） 了解正负逻辑、双向传输门； 门电路多余输入端的处理
数字电路期末总复习完整版(考试必过)
第1章 数字逻辑概论 一、进位计数制1.十进制与二进制数的转换2.二进制数与十进制数的转换3.二进制数与16进制数的转换 二、基本逻辑门电路 第2章 逻辑代数表示逻辑函数的方法，归纳起来有：真值表，函数表达式，卡诺图，逻辑图及波形图等几种。
一、逻辑代数的基本公式和常用公式 1）常量与变量的关系Ａ+0＝Ａ与Ａ=⋅1ＡＡ+1＝1与00=⋅AA A +＝1与A A ⋅＝0 2）与普通代数相运算规律 a.交换律：Ａ+Ｂ＝Ｂ+ＡA B B A ⋅=⋅b.结合律：（Ａ+Ｂ）+Ｃ＝Ａ+（Ｂ+Ｃ）)()(C B A C B A ⋅⋅=⋅⋅c.分配律：)(C B A ⋅⋅＝+⋅B A C A ⋅))()(C A B A C B A ++=⋅+）3）逻辑函数的特殊规律a.同一律：Ａ+Ａ+Ａb.摩根定律：B A B A ⋅=+，B A B A +=⋅b.关于否定的性质Ａ＝A二、逻辑函数的基本规则代入规则在任何一个逻辑等式中，如果将等式两边同时出现某一变量Ａ的地方，都用一个函数Ｌ表示，则等式仍然成立，这个规则称为代入规则例如：C+⊕⋅⋅BACBA⊕可令Ｌ＝CB⊕则上式变成L+A⋅⋅＝CLA⊕⊕=A⊕LBA三、逻辑函数的：——公式化简法公式化简法就是利用逻辑函数的基本公式和常用公式化简逻辑函数，通常，我们将逻辑函数化简为最简的与—或表达式1）合并项法：利用Ａ+1⋅A==⋅,将二项合并为一项，合并时可消去BB=+AA或AA一个变量例如：Ｌ＝BA=B++)(A=CCABCCBA2）吸收法利用公式A⋅A⋅可以是+，消去多余的积项，根据代入规则BBAA=任何一个复杂的逻辑式例如化简函数Ｌ＝E+AB+DBA解：先用摩根定理展开：AB＝+再用吸收法Ｌ＝E+AB+BDA＝E+A++DBAB＝)()(E B B D A A +++ ＝)1()1(D +++ ＝B A +3）消去法利用B A B A +=+ 消去多余的因子 例如，化简函数Ｌ＝ABC E B A B A B A +++ 解： Ｌ＝ABC E B A B A B A +++ ＝)()(ABC B A E B A B A +++＝)()(BC B A E B B A +++＝))(())((C B B B A B B C B A +++++ =)()(C A C B +++ =AC B A C A B A +++ =C B A B A ++4)配项法利用公式C A B A BC C A B A ⋅+⋅=+⋅+⋅将某一项乘以（A +），即乘以1，然后将其折成几项，再与其它项合并。
数字电子电路技术期末复习重点(整理版)
4选1的数据选择器，数据输入端（D）有4个，地址输入端（A）有2个。
16选1的数据选择器有4个输入栏。
P188
10、全加器的输入端有3个输入端（考虑来自低位的进位、被加数、加数），2个输出端。
半加器的有2个输入端（不用考虑高、低位的进位，只需要考虑被加数和加数），2个输出端。
第四章（24分）：选择题：4分、填空题：6分、判断题：2分、
计算大题：12分。
第五章（17分）：选择题：3分、填空题：4分、计算大题：10分。
第六章（24分）：选择题：3分、填空题：4分、计算大题：17分。
第七章（13分）：填空题：5分、计算大题：8分。
选择
1、选择三变量的最小项。
最小项：A’B’C’ A’B’C A’BC’ A’BC AB’C’ AB’C ABC’ ABC
最大项：A’+B’+C’ A’+B’+C A’+B+C’ A’+B+C A+B’+C’ A+B’+C A+B+C’ A+B+C
2、全体最小项之和为1，两个最小项的乘积为0。P36
3、与非门电路，输入全为1时，输出为0。
4、一位16进制可用四位二进制数表示。
50位状态需要6个二进制码。2的6次方=64。
数字电子技术期末考试
题型分布：
一、选择题：15分（每题1分，共15分）
其中有一道多选题
在JK触发器中，当Q=0，Q*=1的时候，下列J和K的状态符合的是（A、B）
A.J=1，K=0 B.J=1,K=1
二、填空题：23分（每空1分，共23分）
数电期末复习知识点
数电复习知识点
第一章：二、八、十、十六进制的转换；8421码；格雷码
第二章：反演定理、对偶定理、公式化简、卡诺图化简（带有约束项）、卡诺图运算
第三章：3.5 TTl门电路
第四章：4.3.2 译码器4.3.3 数据选择器4.4.3 消除竞争-冒险现象的方法（主要出在填空题）第五章：（不会单独出题）D（上升沿）、JK（下降沿）、T触发器5.6 触发器的逻辑功能及其描述方法
第六章：(重点) 判断周期、设计、序列信号发生器161（160）+数据选择器（译码器）
第七章：7.4 存储容量的拓展7.5 用存储器实现组合逻辑函数（例1）
第十章：10.5 555定时器及其应用（画波形、计算）
第十一章：转换精度
习题
第三章：3.7 3.14 3.15 3.24
第四章：4.12 4.14 4.19 4.25
第六章：6.3 6.4 6.12 6.14 6.20 6.31 6.29
第十章：10.1
第十一章：11.5 11.8 11.9 11.10。
(完整版)数字电路期末复习试题和答案解析
数字电路期末复习题及答案一、填空题1、数字信号的特点是在时间上和幅值上都是断续变化的，其高电平和低电平常用1 和0 来表示。
2、分析数字电路的主要工具是逻辑代数，数字电路又称作逻辑电路。
3、逻辑代数又称为布尔代数。
最基本的逻辑关系有与、或、非三种。
常用的几种导出的逻辑运算为与非或非与或非同或异或。
4、逻辑函数的常用表示方法有逻辑表达式真值表逻辑图。
5、逻辑函数F=A B C D+A+B+C+D= 1 。
6、逻辑函数F=ABA+++= 0 。
BABBA7、O C门称为集电极开路门，多个O C门输出端并联到一起可实现线与功能。
8、T T L与非门电压传输特性曲线分为饱和区、转折区、线性区、截止区。
9、触发器有2个稳态，存储8位二进制信息要8个触发器。
10、一个基本R S触发器在正常工作时，它的约束条件是R+S=1，则它不允许输入S=0且R=0的信号。
11、一个基本R S触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是R S=0。
12、在一个C P脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的空翻，触发方式为主从式或边沿式的触发器不会出现这种现象。
13、施密特触发器具有回差现象，又称电压滞后特性；单稳触发器最重要的参数为脉宽。
14、半导体数码显示器的内部接法有两种形式：共阴接法和共阳接法。
15、对于共阳接法的发光二极管数码显示器，应采用低电平驱动的七段显示译码器。
16、寄存器按照功能不同可分为两类：移位寄存器和数码寄存器。
17、时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。
二、选择题1、一位十六进制数可以用 C 位二进制数来表示。
A.１B.２C.４D. 162、十进制数25用8421BCD码表示为 B 。
A.10 101B.0010 0101C.100101D.101013、以下表达式中符合逻辑运算法则的是D。
A.C·C=C2B.1+1=10C.0<1D.A+1=14、当逻辑函数有n 个变量时，共有 D 个变量取值组合？ A. n B. 2n C. n 2 D. 2n5、在何种输入情况下，“与非”运算的结果是逻辑0。
数电期末总结知识要点
数字电路各章知识点第1章 逻辑代数基础一、 数制和码制1．二进制和十进制、十六进制的相互转换 2．补码的表示和计算 3．8421码表示二、 逻辑代数的运算规则1．逻辑代数的三种基本运算：与、或、非 2．逻辑代数的基本公式和常用公式 逻辑代数的基本公式（P10） 逻辑代数常用公式： 吸收律：A AB A =+消去律：AB B A A =+ A B A AB =+ 多余项定律：C A AB BC C A AB +=++ 反演定律：B A AB += B A B A ∙=+ B A AB B A B A +=+三、 逻辑函数的三种表示方法及其互相转换 ★ 逻辑函数的三种表示方法为：真值表、函数式、逻辑图 会从这三种中任一种推出其它二种，详见例1-6、例1-7 逻辑函数的最小项表示法 四、 逻辑函数的化简： ★1、 利用公式法对逻辑函数进行化简2、 利用卡诺图队逻辑函数化简3、具有约束条件的逻辑函数化简例1.1 利用公式法化简 BD C D A B A C B A ABCD F ++++=)( 解：BD C D A B A C B A ABCD F ++++=)(BD C D A B A B A ++++= )(C B A C C B A +=+ BD C D A B +++= )(B B A B A =+ C D A D B +++= )(D B BD B +=+ C D B ++= )(D D A D =+ 例1.2 利用卡诺图化简逻辑函数 ∑=)107653()(、、、、m ABCD Y 约束条件为∑8)4210(、、、、m 解：函数Y 的卡诺图如下：00 01 11 1000011110AB CD111×11××××D B A Y +=第2章集成门电路一、 三极管如开、关状态 1、饱和、截止条件：截止：beTV V < 饱和：CSBSBI iIβ>=2、反相器饱和、截止判断 二、基本门电路及其逻辑符号 ★与门、或非门、非门、与非门、OC门、三态门、异或、传输门（详见附表：电气图用图形符号 P321 ）二、门电路的外特性★1、电阻特性：对TTL门电路而言，输入端接电阻时，由于输入电流流过该电阻，会在电阻上产生压降，当电阻大于开门电阻时，相当于逻辑高电平。
（完整版）数字电路期末复习题及答案
（完整版）数字电路期末复习题及答案数字电路期末复习题及答案⼀、填空题1、数字信号的特点是在时间上和幅值上都是断续变化的，其⾼电平和低电平常⽤1 和0 来表⽰。
2、分析数字电路的主要⼯具是逻辑代数，数字电路⼜称作逻辑电路。
3、逻辑代数⼜称为布尔代数。
最基本的逻辑关系有与、或、⾮三种。
常⽤的⼏种导出的逻辑运算为与⾮或⾮与或⾮同或异或。
4、逻辑函数的常⽤表⽰⽅法有逻辑表达式真值表逻辑图。
5、逻辑函数F=A B C D+A+B+C+D= 1 。
6、逻辑函数F=ABA+++= 0 。
BABBA7、O C门称为集电极开路门，多个O C门输出端并联到⼀起可实现线与功能。
8、T T L与⾮门电压传输特性曲线分为饱和区、转折区、线性区、截⽌区。
9、触发器有2个稳态，存储8位⼆进制信息要8个触发器。
10、⼀个基本R S触发器在正常⼯作时，它的约束条件是R+S=1，则它不允许输⼊S=0且R=0的信号。
11、⼀个基本R S触发器在正常⼯作时，不允许输⼊R=S=1的信号，因此它的约束条件是R S=0。
12、在⼀个C P脉冲作⽤下，引起触发器两次或多次翻转的现象称为触发器的空翻，触发⽅式为主从式或边沿式的触发器不会出现这种现象。
13、施密特触发器具有回差现象，⼜称电压滞后特性；单稳触发器最重要的参数为脉宽。
14、半导体数码显⽰器的内部接法有两种形式：共阴接法和共阳接法。
15、对于共阳接法的发光⼆极管数码显⽰器，应采⽤低电平驱动的七段显⽰译码器。
16、寄存器按照功能不同可分为两类：移位寄存器和数码寄存器。
17、时序逻辑电路按照其触发器是否有统⼀的时钟控制分为同步时序电路和异步时序电路。
⼆、选择题1、⼀位⼗六进制数可以⽤ C 位⼆进制数来表⽰。
B.２C.４D. 162、⼗进制数25⽤8421BCD码表⽰为 B 。
A.10 101B.0010 0101C.100101D.101013、以下表达式中符合逻辑运算法则的是D。
A.C·C=C2B.1+1=10C.0<1D.A+1=14、当逻辑函数有n 个变量时，共有 D 个变量取值组合？ A. n B. 2n C. n 2 D. 2n5、在何种输⼊情况下，“与⾮”运算的结果是逻辑0。
数电期末考试题及答案解析
数电期末考试题及答案解析一、选择题1. 在数字电路中，最基本的逻辑关系是（）。
A. 与逻辑B. 或逻辑C. 非逻辑D. 异或逻辑答案：C解析：在数字电路中，最基本的逻辑关系是反相器（非逻辑），它是所有其他逻辑门的基础。
2. 下列哪个不是组合逻辑电路的特点？（）A. 无记忆功能B. 输出只依赖于当前输入C. 输出可以延迟输入D. 结构简单答案：C解析：组合逻辑电路的特点是无记忆功能，输出只依赖于当前输入，结构简单，而输出不能延迟输入。
3. 触发器的主要用途是（）。
A. 实现组合逻辑B. 实现时序逻辑C. 作为放大器使用D. 作为电源答案：B解析：触发器是一种具有记忆功能的电路元件，主要用于实现时序逻辑。
二、填空题1. 一个4位二进制计数器可以计数到 _________ 。
答案：15解析：4位二进制计数器的计数范围是从0到2^4-1，即从0到15。
2. 一个D触发器的Q端在时钟信号的上升沿触发时，Q端输出的是_________ 。
答案：D输入端的当前状态解析：D触发器在时钟信号的上升沿触发时，Q端输出的是D输入端的当前状态。
三、简答题1. 解释什么是同步时序逻辑电路和异步时序逻辑电路的区别。
答案：同步时序逻辑电路是指电路中的所有触发器都由同一个时钟信号控制，触发器在时钟信号的上升沿或下降沿同时触发。
而异步时序逻辑电路中的触发器没有统一的时钟信号，触发器的触发时间取决于输入信号的变化。
解析：同步时序逻辑电路的优点是设计简单，易于实现同步操作，但可能存在时钟偏斜和传播延迟问题。
异步时序逻辑电路的优点是不受时钟信号限制，可以灵活设计，但设计复杂，难以实现大规模集成。
四、计算题1. 假设有一个4位二进制计数器，初始状态为0000，求在经过10个时钟周期后计数器的状态。
答案：1010解析：4位二进制计数器从0000开始计数，每经过一个时钟周期，计数器的状态依次为0001、0010、0011、0100、0101、0110、0111、1000、1001、1010。
数电复习资料(含答案)
数电期末考试复习题（习题册）（含答案）第一章（选择、判断共20题）一、选择题1．以下代码中为无权码的为。
A. 8421BCD码B. 5421BCD码C.余三码D.格雷码2．以下代码中为恒权码的为。
A.8421BCD码B. 5421BCD码C.余三码D.格雷码3．一位十六进制数可以用位二进制数来表示。
A.１B.２C.４D. 164．十进制数25用8421BCD码表示为。
A.10 101B.0010 0101C.100101D.101015．在一个8位的存储单元中，能够存储的最大无符号整数是。
A.（256）10B.（127）10C.（FF）16D.（255）106．与十进制数（53.5）10等值的数或代码为。
A.(01010011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)87．矩形脉冲信号的参数有。
A.周期B.占空比C.脉宽D.扫描期8．与八进制数(47.3)8等值的数为：A. (100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)29.常用的B C D码有。
A.奇偶校验码B.格雷码C.8421码D.余三码10．与模拟电路相比，数字电路主要的优点有。
A.容易设计B.通用性强C.保密性好D.抗干扰能力强二、判断题（正确打√，错误的打×）1. 方波的占空比为0.5。
（）2. 8421码1001比0001大。
（）3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
（）4．格雷码具有任何相邻码只有一位码元不同的特性。
（）5．八进制数（18）8比十进制数（18）10小。
（）6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。
（）7．在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。
（）8．占空比的公式为：q = t w / T，则周期T越大占空比q越小。
（）9．十进制数（9）10比十六进制数（9）16小。
数电期末知识点总结
数电期末知识点总结一、数字逻辑1. 数字系统数字系统是一种表示数值和计算的方式。
常见的数字系统有二进制、八进制、十进制和十六进制。
二进制是计算机内部用的数字系统，十六进制则是计算机系统常见的数字系统。
2. 基本逻辑门基本逻辑门包括与门、或门、非门、异或门、同或门等。
这些逻辑门可以用来构建各种数字逻辑系统。
3. 逻辑函数逻辑函数可以表示为逻辑表达式或者真值表。
逻辑函数的不同表示方式可以用来进行数字逻辑系统的设计和分析。
4. 布尔代数布尔代数是逻辑函数的数学理论基础。
在数字逻辑系统的设计和分析中，布尔代数是非常重要的基础知识。
5. 组合逻辑电路组合逻辑电路是由逻辑门直接连接而成的数字逻辑系统。
组合逻辑电路的设计和分析是数字逻辑课程的重点内容之一。
6. 时序逻辑电路时序逻辑电路是由组合逻辑电路和时钟信号组成的数字逻辑系统。
时序逻辑电路的设计和分析是数字逻辑课程的另一个重要内容。
二、数字电路1. 数字集成电路数字集成电路是由大量的逻辑门和触发器等数字元件组成的电路芯片。
数字集成电路是数字逻辑系统的基础。
2. 二极管逻辑电路二极管逻辑电路是由二极管直接连接而成的数字逻辑系统。
二极管逻辑电路在数字逻辑发展的早期有重要的应用。
3. TTLTTL是一种重要的数字电路技术标准。
TTL技术具有高速、稳定、可靠等特点，是数字集成电路的主要技术之一。
4. CMOSCMOS是另一种重要的数字电路技术标准。
CMOS技术具有低功耗、高密度等特点，是数字集成电路的主要技术之一。
5. FPGAFPGA是一种灵活可编程的数字逻辑芯片。
FPGA具有很高的可编程性和并行性，可以实现各种复杂的数字逻辑系统。
6. ASICASIC是一种专门定制的数字逻辑芯片。
ASIC可以根据特定的应用需求进行设计和制造，具有很高的性能和可靠性。
三、数字信号处理1. 采样采样是将连续信号转换为离散信号的过程。
在数字信号处理中，采样是非常重要的步骤。
2. 量化量化是将连续信号的幅度值转换为离散值的过程。
数字电路期末总复习知识点归纳详细复习课程
数字电路期末总复习知识点归纳详细第1章数字逻辑概论一、进位计数制1.十进制与二进制数的转换2.二进制数与十进制数的转换3.二进制数与16进制数的转换二、基本逻辑门电路第2章逻辑代数表示逻辑函数的方法，归纳起来有：真值表，函数表达式，卡诺图，逻辑图及波形图等几种。
一、逻辑代数的基本公式和常用公式1）常量与变量的关系Ａ+0＝Ａ与Ａ=⋅1ＡＡ+1＝1与0⋅A0=A⋅＝0A+＝1与AA2）与普通代数相运算规律a.交换律：Ａ+Ｂ＝Ｂ+Ａ⋅A⋅=BABb.结合律：（Ａ+Ｂ）+Ｃ＝Ａ+（Ｂ+Ｃ）BA⋅⋅⋅C⋅=()A)(CBc.分配律：)⋅＝+A⋅B(CA⋅A C⋅BA+B++）⋅=C)())(CABA3）逻辑函数的特殊规律a.同一律：Ａ+Ａ+Ａb.摩根定律：BA+B⋅A=AB+，BA⋅=b.关于否定的性质Ａ＝A二、逻辑函数的基本规则代入规则在任何一个逻辑等式中，如果将等式两边同时出现某一变量Ａ的地方，都用一个函数Ｌ表示，则等式仍然成立，这个规则称为代入规则例如：C⋅+⋅A⊕⊕ABCB可令Ｌ＝CB⊕则上式变成L⋅＝C+AA⋅L=⊕⊕A⊕BAL三、逻辑函数的：——公式化简法公式化简法就是利用逻辑函数的基本公式和常用公式化简逻辑函数，通常，我们将逻辑函数化简为最简的与—或表达式1）合并项法：利用Ａ+1=⋅=A=⋅, 将二项合并为一项，合并时可消去一个变量B+ABA或AA例如：Ｌ＝BBCA=(A+)+=ABCCACB2）吸收法利用公式A+，消去多余的积项，根据代入规则B⋅A⋅可以是任何一个复杂的逻BAA=辑式例如化简函数Ｌ＝EA+AB+DB解：先用摩根定理展开：AB＝BA+再用吸收法Ｌ＝E+AB+ADB＝E+BA++ADB＝)AD++A+()(EBB＝)AA+D++1(E1(B)B＝BA+3）消去法利用B+消去多余的因子A+=BAA例如，化简函数Ｌ＝ABCBA++A+EBAB解：Ｌ＝ABCAA+++BBBEA＝)BA+AB++(ABC)(BAE＝)BEA+++BA)(B(BC＝)BCBA++B+++B)((A(C)B)(B=)BA++C+A()(CB=ACA++B+ABCA=C+A+BBA4)配项法利用公式C⋅+=++⋅⋅将某一项乘以（AA⋅BBAAACBCA+），即乘以1，然后将其折成几项，再与其它项合并。
数电期末复习题
14、 请将 555 定时器组成单稳态电路。
15、写出如下真值表的逻辑表达式，化简后，画出与非--与 非门构成的逻辑图。
16、用 74LS90（二—五—十进制异步计数器）组成六进制计
6
数器 17、用全译码器 74LS138 实现逻
辑函数
f ABC ABC ABC ABC
74LS138 的逻辑图如图所示
K3 1
n n C Q1n Q2 Q3
3）求状态方程 , 将驱动方程代入 JK 触发器的特性方程
Q1n 1 J 1n Q1n K 1n Q1n Q3n Q1n
n 1 n n n Q2 Q1n Q2 Q1nQ2 Q1n Q2
4）将输入信号和现态的各种取值组合代入状 态方程，得到状态表如表所示。 5）由状态表作状态图， Q 3n Q 2n Q 1n 如图所示。
0 1 1 0 0 1 1 0
1 0 1 0 0 0 0 0
1 1 1
(3) 画出图 1 所示电路的状态图和时序 图（设初始状态为 00，X 为输入控制信 号，可分别分析 X=0 和 X=1 时的情况 解：1）分析电路组成 2）写驱动方程和输出方程 J1=K1=1 J2=K2=Q1X’+Q1’X Y=Q2 特征方程为 ：Qn+1=JQ’+K’Q 3)写出状态转换方程 Q1n+1=Q1’ Q2n+1=(Q1X’+Q1’X)Q2’+(Q1X’+Q1’X)’Q2 当 X=0 时， Q1n+1=Q1’ Q2n+1=Q1Q2’+Q1’Q2= Q1 Q2
(10)、图示的对称式多谐振荡器中为提高振荡频率采取的正确措施是: A. 加 大 电 容 C1 的 容 量 , B. 减小电阻 RF1, RF2 的阻值, C. 加大电阻 RF1, RF2 的阻值, D. 提高电源电压 VDD.
(完整版)数字电路期末复习含答案
数字集成电路一、 填空题1. “全1出0，有0出1”描述的逻辑关系是 与非逻辑 。
2. 101ABC =时，函数C B AB Y +=之值为Y = 1 。
3. 、 逻辑表达式、 逻辑图 、 波形图 、卡诺图五种。
4. A B +AB A AB += A +B ，AB AB += A 。
5. 常用的集成组合逻辑电路有 编码器 、 译码器 、 数据选择器 等。
6. 编码器的功能是将输入信号转化为 二进制代码输出 。
7. 对于时序逻辑电路来说，某一时刻电路的输出不仅取决于当时的 输入状态 ，而且还取决于电路 原来的状态 。
所以时序电路具有 记忆 性。
8. 计数器的主要用途是对脉冲进行 计数 ，也可以用作 分频 和 定时 等。
9. 用n 个触发器构成的二进制计数器计数容量最多可为 2n -1 。
10. 寄存器可分成 数码 寄存器和 移位 寄存器。
11. 寄存器主要用来暂时存放 数码或信息 ，是一种常用的时序逻辑部件。
12. 一个触发器可以构成 1 位二进制计数器，它有 2 种工作状态，若需要表示n 位二进制数，则需要 n 个触发器。
13. 在计数器中，当计数脉冲输入时，所有触发器同时翻转，即各触发器状态的改变是同时进行的，这种计数器称为 同步计数器 。
14. 施密特触发器具有 回差 现象，又称 滞回 特性。
15. 单稳态触发器最重要的参数为 脉冲宽度 ；多谐振荡器最重要参数为振荡周期 。
16. 常见的脉冲产生电路有 多谐振荡器 ，常见的脉冲整形电路有 单稳态触发器 、 施密特触发器 。
17. 施密特触发器有 两 个稳态，单稳态触发器有 一 个稳态，多谐振荡器有零 个稳态。
18. 单稳态触发器输出脉冲宽度由 定时元件参数 决定；而施密特触发器输出脉冲宽度由 输入信号 决定。
19. 施密特触发器的主要用途有波形变换、整形、脉冲幅度鉴别、构成多谐振荡器 等。
二、 选择题1. Y ABC AC BC =++，当1A C ==时， D 。
数字电子技术课期末考试复习题
一、填空题每小题△△分,共△△分1逻辑代数中的三种基本的逻辑运算是与运算、或运算和非运算;2逻辑变量和逻辑函数的取值只有0和1两种取值;它们表示两种相反的逻辑状态;3与逻辑运算规则可以归纳为有0出 0,全1出1;4或逻辑运算规则可以归纳为有1出 1,全0出0;5与非逻辑运算规则可以归纳为有0出1,全1出0;6或非逻辑运算规则可以归纳为有1出0,全0出1;7二极管从导通到截止所需时间称为开通时间;8OC门是集电极开路门,使用时必须在电源VCC与输出端之间外接电阻;9在数字电路中,三极管工作在饱和状态和截止状态;10三态输出门输出的三个状态分别为低电平、高电平、高阻态;11逻辑代数中三条重要的规则是代入规则、对偶规则和反演规则;12化简逻辑函数的主要方法有代数化简法和卡诺图化简法;13逻辑函数的表示方法主要有函数表达式、真值表、逻辑、卡诺图和波形图;31编码器按功能不同分为二进制编码器、二-十进制编码器和优先编码器;32译码器按功能不同分为二进制译码器、二-十进制译码器和显示译码器;338选1数据选择器在所有输入数据都为1时,其输出标准与或表达式共有 8 个最小项;34输入3位二进制代码的二进制译码器应有 8 个输出端,共输出 8 个最小项;35共阳极LED数码管应由输出低电平的七段显示译码器来驱动点亮;而共阴极LED数码管应由输出高电平的七段显示译码器来驱动点亮;41二进制数是以 2 为基数的计数体制,十进制数是以 10 为基数的计数体制,十六进制是以 16 为计数体制;42十进制数转换为二进制数的方法是：整数部分用除2取余,小数部分用乘2取整法;43二进制数转换为十进制数的方法是各位按权展开相加;44全加器有三个输入端,它们分别为被加数、加数和相邻低位进位；输出端有两个,分别为本位和、进位数;45数值比较器的功能是比较两组二进制数的大小或相等的电路,当输入A=1111和B=1101时,则它们比较得结果为A>B ;51触发器具有两个稳定状态,在外信号作用下这两个稳定状态可相互转换;52边沿JK触发器具有置0 、置1 、保持和翻转功能;55在一个CP脉冲作用下,引起触发器两次或多次翻转的现象称为触发器的空翻,触发方式为主从式或边沿式的触发器不会出现这种现象;61对于时序逻辑电路来说,某时刻电路的输出状态不仅取决于该时刻的输入信号,而且还取决电路的原有状态,因此,时序逻辑电路具有记忆性;62时序逻辑电路由组合逻辑电路和存储电路两部分组成,存储电路必不可少;63计数器按进制分：有二进制计数器、十进制计数器和任意进制计数器;64集成计数器的清零方式分为异步置零和同步置零；置数方式分为同步置数和同步置数;65一个4位二进制加法计数器的起始计数状态Q3Q2Q1Q0=1010,当最低位接收到4个计数脉冲时,输出的1110;72多谐振荡器没有稳定状态,只有两个暂稳态状态,其振荡周期T取决于RC 的值;71常见的脉冲产生电路有多谐振荡器,常见的脉冲整形电路有单稳态触发器、施密特触发器;73施密特触发器具有回差现象,又称电压滞后特性；单稳触发器最重要的参数为脉宽;74在由555定时器组成的多谐振荡器中,其输出脉冲的周期T为R1+R2C;75在由555定时器组成的单稳态触发器中,其输出脉冲宽度t W为;81将模拟信号转换为数字信号,需要经过采用、保持、量化、编码四个过程;82D／A转换器用以将输入的二进制代码转换为相应模拟电压输出的电路;83R-2R 倒T型网络D／A转换器主要由电子模拟开关、基准电压、R-2R倒T型电阻网络和求和运算放大器等部分组成;84A／D转换器从转换过程看可分为两类直接A/D转换器和间接A/D转换器两类; 85A/D转换器的位数越多,能分辨最小模拟电压的值就越小;二、判断题每小题△△分,共△△分；对的打“∨”,错的打“×”1二极管可组成与门电路,但不能组成或门电路; ×2三态输出门可实现“线与”功能; ×3二端输入与非门的一个输入端接高电平时,可构成反相器; ×474LS00是2输入端4与非门; √5二端输入或非门的一个输入端接低电平时,可构成反相器; √21逻辑函数的标准与－或表达式又称为最小项表达式,它是唯一的; √22卡诺图化简逻辑函数的实质时合并相邻最小项; √23因为A AB A =+,所以0=AB ; ×24因为A B A A =+)(,所以0=+B A ; ×25逻辑函数BC A Y +=又可以写成))((C A B A Y ++=; √31优先编码器的编码信号是相互排斥的,不允许多个编码信号同时有效; × 32编码与译码是互逆的过程; √33二进制译码器相当于是一个最小项发生器,便于实现组合逻辑电路;√34共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动; √35数据选择器和数据分配器的功能正好相反,互为逆过程; √41一个n 为二进制数,最高位的权值是2n-1; √42十进制数45的8421BCD 码是101101; ×43余3BCD 码是用3位二进制数表示一位十进制数; ×44半加器只考虑1位二进制数相加,不考虑来自低位的进位数; √45数值比较器是用于比较两组二进制数大小的电路; ×51RS 触发器的约束条件RS=0表示不允许出现R=S=1的输入; √52主从JK 触发器、边沿JK 触发器和同步JK 触发器的逻辑功能完全相同; √ 53对边沿JK 触发器,在CP 为高电平期间,当J=K=1时,状态会翻转一次; × 54若要实现一个可暂停的一位二进制计数器,控制信号A =0计数,A=1保持,可选用T 触发器,且令T=A ; ×55同步D 触发器在CP =1期间,D 端输入信号变化时,对输出Q 端没有影响; ×61同步时序电路具有统一的时钟CP 控制; √62十进制计数器由十个触发器组成; √63异步计数器的计数速度最快; ×644位二进制计数器也是一个十六分频电路; √65双向移位寄存器可同时执行左移和右移功能; ×71施密特触发器可用于将三角波变换成正弦波; ×72施密特触发器有两个稳态; √73多谐振荡器的输出信号的周期与阻容元件的参数成正比; √74石英晶体多谐振荡器的振荡频率与电路中的R、C成正比; ×75单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比; ×81D/A转换器的位数越多,转换精度越高; √82双积分型A/D转换器的转换精度高、抗干扰能力强,因此常用于数字式仪表中; √3采样定理的规定是为了能不失真地恢复原模拟信号,而又不使电路过于复杂; √84A / D 转换器完成一次转换所需的时间越小,转换速度越慢; ×85A/D转换器的二进制数的位数越多,量化单位△越小; √三、单项选择题每小题△△分,共△△分,将对的序号填入括号内,每小题只有一个选项是对的,多选无效1要使与门输出恒为0,可将与门的一个输入端 A ;A. 接0B. 接1C.接0、1都可以D.输入端并联2要使或门输出恒为1,可将或门的一个输入端 B ;A. 接0B. 接1C.接0、1都可以D.输入端并联3要使异或门成为反相器时,则另一个输入端应接 B ;A. 接0B. 接1C.接0、1都可以D.两输入端并联4集电极开路门OC门在使用时,输出端通过电阻接 B ;A. 地B. 电源C. 输入端D. 都不对5以下电路中常用于总线应用的有 D ;A.O C门B. CMOS与非门C. 漏极开路门D. TSL门21指出下列各式中哪个是3变量ABC 的最小项B;A ． AB B. ABC C. AC D. A+B22逻辑项D BC A 的逻辑相邻项为 A A. D ABC B. ABCD C. CD B A D. D C AB23实现逻辑函数CD AB Y ⋅=需要用 BA. 两个与非门B. 三个与非门C. 两个或非门D. 三个或非门24使逻辑函数取值)(B A C B A Y +⋅+=为1的变量取值是 CA. 001B. 101C. 011D. 11125函数AC BC AB Y +==1与C A C B B A Y ++=2, DA. 互为对偶式B. 互为反函数C. 相等D. A 、B 、C 都不对31若在编码器中有50个编码对象,则要求输出二进制代码位数为B 位;.6 C32一个16选一的数据选择器,其地址输入选择控制输入端有 C 个;.2 C34用四选一数据选择器实现函数Y =0101A A A A +,应使 A ;=D 2=0,D 1=D 3=1 =D 2=1,D 1=D 3=0=D 1=0,D 2=D 3=1 =D 1=1,D 2=D 3=035八路数据分配器,其地址输入端有 C 个;.2 C411010的基数是 BA 、10B 、2C 、16D 、任意数42二进制数的权值是 DA、10的幂B、8的幂C、16的幂D、2的幂43和4位串行进位加法器相比,使用4位超前进位加法器的目的是BA、完成4位加法运算B、提高加法运算速度C、完成串并行加法运算D、完成加法运算自动进位44能对二进制数进行比较的电路是AA、数值比较器B、数据分配器C、数据选择器D、编码器458位串行进位加法器由AA、8个全加器组成B、8个半加器组成C、4个全加器和4个半加器组成D、16个全加器组成51存储8位二进制信息要 D 个触发器;.3 C52对于JK触发器,若J=K,则可完成 C 触发器的逻辑功能;ˊ53欲使J K触发器按Q n+1=Q n工作,可使J K触发器的输入端A B D F ;=K=0 =Q,K=Q=Q,K=Q =Q,K=0 =0,K=Q54欲使D触发器按Q n+1=Q n工作,应使输入D= D ;.1 C D.Q55为实现将J K触发器转换为D触发器,应使 A ;=D,K=D B. K=D,J=D=K=D =K=D61同步计数器和异步计数器比较,同步计数器的显着优点是A;A.工作速度高B.触发器利用率高C.电路简单D.不受时钟C P控制;62把一个五进制计数器与一个四进制计数器串联可得到 D 进制计数器;.5 C638位移位寄存器,串行输入时经 D 个脉冲后,8位数码全部移入寄存器中;.2 C64一位8421BCD码计数器至少需要 B 个触发器;.4 C65加/减计数器的功能是 AA.既能进行加法计数又能进行减法计数B.加法计数和减法计数同时进行C.既能进行二进制计数又能进行十进制计数D.既能进行同步计数又能进行异步计数71多谐振荡器可产生 B ;A.正弦波B.矩形脉冲C.三角波D.锯齿波72石英晶体多谐振荡器的突出优点是 C ;A.速度高B.电路简单C.振荡频率稳定D.输出波形边沿陡峭73555定时器可以组成ABC ;A.多谐振荡器B.单稳态触发器C.施密特触发器触发器74用555定时器组成施密特触发器,当输入控制端CO外接10V电压时,回差电压为 B ;A.3.33V75以下各电路中, B可以产生脉冲定时;A.多谐振荡器B.单稳态触发器C.施密特触发器D.石英晶体多谐振荡器81R-2R倒T型电阻网络D/A转换器中的阻值为 BA. 分散值和2R C. 2R和3R 和R/282 将一个时间上连续变化的模拟量转换为时间上断续离散的模拟量的过程称为A ;A.采样B.量化C.保持D.编码83用二进制码表示指定离散电平的过程称为 D ;A.采样B.量化C.保持D.编码84将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为 B ;A.采样B.量化C.保持D.编码85以下四种转换器, A是A/D转换器且转换速度最高;A.并联比较型B.逐次逼近型C.双积分型D.施密特触发器四、简答题每小题△△分,共△△分1. 进行逻辑电路设计时,请问对与门和非门多余的输入端如何处理答：对于与门和与非门的多余输入端可直接或通过电阻接到电源V cc上,或将多余的输入端与正常使用的输入端并联使用;或门和或非门的多余输入端应接地或者与有用输入端并接;2. 请简述卡诺图化简法的基本原理和化简方法对无关项如何处理答：卡诺图化简法是基于合并相邻最小项的原理进行化简的,两个相邻最小项合并可以消去一个变量,4个相邻最小项合并可以消去2个变量,一般说,2n个相邻最小项合并,可以消去n个变量;卡诺图化简方法的优点是简单、直观,有一定的步骤和方法可循;无关项可以取0,也可以取1,它的取值对逻辑函数值没有影响,应充分利用这一特点化简逻辑函数,以得到更为满意的化简结果;3.什么是译码器常用的译码器有哪些答：译码是编码的逆过程,它将输入代码转换成特定的输出信号,即将每个代码的信息“翻译”出来;在数字电路中,能够实现译码功能的逻辑部件称为译码器,译码器的种类有很多,常用的译码器有二进制译码器、二-十进制译码器、显示译码器等;4.什么是数据分配器答：将一路输入数据分配到多路数据输出中的指定通道上的逻辑电路称为数据分配器,又称多路数据分配器;数据分配器和译码器非常相似;将译码器进行适当连接,就能实现数据分配的功能;51．触发器和门电路是构成数字系统的基本逻辑单元;前者具有记忆功能,用于构成时序逻辑电路；后者没有记忆功能,用于构成组合逻辑电路;触发器的两个基本特点：①有两个稳定状态；②在外信号作用下,两个稳定状态可相互转换,没有外信号作用时,保持原状态不变;因此,触发器具有记忆功能,常用来保存二进制信息;一个触发器可存储 1 位二进制码,存储n 位二进制码则需用n 个触发器;52．触发器的逻辑功能是指触发器的次态与现态及输入信号之间的逻辑关系;其描述方法主要有特性表、特性方程、驱动表、状态转换图和波形图又称时序图等; 触发器根据逻辑功能不同分为RS 触发器 D 触发器JK 触发器T 触发器T′触发器61．时序逻辑电路由触发器和组合逻辑电路组成,其中触发器必不可少;时序逻辑电路的输出不仅与输入有关,而且还与电路原来的状态有关;时序逻辑电路按时钟控制方式不同分为同步时序逻辑电路和异步时序逻辑电路;前者所有触发器的时钟输入端CP 连在一起,在同一个时钟脉冲CP 作用下,凡具备翻转条件的触发器在同一时刻翻转;后者时钟脉冲 CP 只触发部分触发器,其余触发器由电路内部信号触发,因此,其触发器的翻转不在同一输入时钟脉冲作用下同步进行;描述时序电路逻辑功能的方法有逻辑图、状态方程、驱动方程、输出方程、状态转换真值表、状态转换图和时序图等;时序逻辑电路分析的关键是求出状态方程和状态转换真值表,然后分析时序逻辑电路的功能;62．计数器是快速记录输入脉冲个数的部件;按计数进制分有：二进制计数器、十进制计数器和任意进制计数器；按计数增减分有：加法计数器、减法计数器和加/减计数器；按触发器翻转是否同步分有：同步计数器和异步计数器;计数器除了用于计数外,还常用于分频、定时等;集成计数器功能完善、使用方便灵活;功能表是其正确使用的依据;63．利用集成计数器可以很方便地构成N 进制任意进制计数器;其主要方法为：反馈清零法和反馈置数法,当需要扩大计数器容量时,可将多片集成计数器进行级联;反馈清零法和反馈置数法的主要不同是：反馈归零法将反馈控制信号加至清零端CR上；而反馈置数法则将反馈控制信号加至置数端LD上,且必须给置数输入端D3 ~ D0 加上计数起始状态值;反馈归零法构成计数器的初值一定是 0,而反馈置数法的初值可以是 0,也可以非 0 ;设计时,应弄清归零或置数功能是同步还是异步的,同步则反馈控制信号取自S N-1；异步则反馈控制信号取自S N ;64．寄存器主要用以存放数码;移位寄存器不但可以存放数码,还能对数码进行移位操作;移位寄存器有单向移位寄存器和双向移位寄存器;集成移位寄存器使用方便、功能全、输入和输出方式灵活,功能表是其正确使用的依据;71．多谐振荡器没有稳定状态,只有两个暂稳态;依靠电容的充电和放电,使两个暂稳态相互自动交换;因此,多谐振荡器接通电源后便输出周期性的矩形脉冲;改变电容充、放电回路中的R、C值的大小,便可调节振荡频率;在振荡频率稳定度要求很高的情况下;可采用石英晶体多谐振荡器;多谐振荡器主要用作信号源;72．施密特触发器有两个稳态状态,而每个稳定状态都是依靠输入电平来维持的;当输入电压大于正向阈值电压UT+时,输出状态转换到另一个稳定状态；而当输入电压小于负向阈值电压U时,输出状态又返回到原来的稳定状态;利用这个特性T-可将输入的任意电压波形变换成边沿陡峭的矩形脉冲输出,特别是可将边沿变化缓慢的信号变换成边沿陡峭的矩形脉冲;施密特触发器具有回差特性,调节回差电压的大小,可改变电路的抗干扰能力;回差电压越大,抗干扰能力越强;施密特触发器主要用于波形变换成、脉冲整形、幅度鉴别等;73．单稳态触发器有一个稳定状态和一个暂稳态,在没有触发脉冲作用时,电路处于稳定状态;在输入触发脉冲作用下,电路进入暂稳态,经一段时间后,自动返回到稳定状态,从而输出宽度和幅度都符合要求的矩形脉冲;输出脉冲宽度取决于定时元件R、C值的大小,与输入触发脉冲没有关系;调节 R、C值的大小,可改变输出脉冲的宽度;74．555 定时器是一种用途很广的多功能电路,只需外接少量的阻容元件就可很方便地组成施密特触发器、单稳态触发器和多谐振荡器等,使用方便灵活,有较强的驱动负载的能力,获得了广泛的应用;A 转换是将输入的数字量转换为与之成正比的模拟电量;常用的 D/A 转换器主要有权电阻网络型、R-2R 倒 T 形电阻网络型、权电流网络型转换器; R-2R 倒T 形电阻网络 D/A 转换器所需电阻种类少,转换速度快,便于集成化,但转换精度较低;权电流网络 D/A 转换器转换速度和转换精度都比较高;D转换是将输入的模拟电压转换为与之成正比的数字量;常用A/D转换器主要有并联比较型、双积分型和逐次渐近型;其中,并联比较型A/D转换器属于直接转换型,其转换速度最快,但价格贵；双积分型A/D转换器属于间接转换型,其速度慢,但精度高、抗干扰能力强；逐次渐近型也属于直接转换型,其速度较快、精度较高、价格适中,因而被广泛采用;D转换要经过取样、保持、量化与编码四个步骤实现;前两个步骤在取样 - 保持电路中完成,后两个步骤在A/D 转换器中完成;在对模拟信号进行取样时,必须满足采样定理,取样脉冲的频率f s 必须大于等于输入模拟信号频谱中最高频率分量的 2 倍;这样才能不失真地恢复出原来的模拟信号;A转换器和A/D转换器的分辨率和转换精度都与转换器的位数有关,位数越多,分辨率和精度越高;基准电压V REF是重要的应用参数,要理解基准电压的作用,尤其是在A/D转换中,它的值对量化误差、分辨率都有影响;一般应按器件手册给出的范围确定V REF值,并且保证输入的模拟电压最大值不大于V REF值;五、分析应用题每小题△△分,共△△分1.秒信号发生电路秒信号发生电路产生1Hz的时间基准信号,数字钟大多采用32768215Hz石英晶体振荡器,经过15级二分频,获得1Hz的秒脉冲,秒脉冲发生器电路如图6-36所示;图6-36 秒脉冲发生器该电路主要应用CD4060,CD4060是十四级二进制计数器/分配器/振荡器,它与外接电阻、电容、石英晶体共同组成215=32768Hz振荡器,并进行14级二分频,再外加一级D触发器74LS74二分频,输出1Hz的时基秒信号;CD4060的引脚排列如图所示R1是直流负反馈电阻,可使CD4060内非门电路工作在电压传输特性的过渡区,即线性放大区;R1的阻值可在几兆欧到几十兆欧之间选择,一般取22M,C1、C2起稳定振荡频率作用,其中,C2是微调电容,可将振荡器的频率调整到精确值;3．计数器电路计数器的秒、分、时的计数均由集成电路74LS160实现,其中,秒、分为60进制,时为二十四进制;1秒、分六十进制计数器秒、分计数器完全相同,将一片74LS160设计成十进制加法计数器,另一片设计成六进制加法计数器,当计数到59时,再来一个脉冲变成00,然后再重新开始计数;如图6-37所示;图6-37 六十进制计数器2时进制数为二十四进制计数器;如图6-38所示;图6-38 24进制计数器4.电路如图所示,由555定时器组成1请问此电路的名字多谐振荡器单稳态触发器2计算它的频率fT= R1+R2 C 定时时间为TW=RC ln3= RC六、综合设计题每小题△△分,共△△分1.用基本集成门电路设计制作三人表决器,3人中至少有2人同意,提案通过,否则提案不通过;当表决某项提案时,同意则按下对应的开关,不同意则不按;表决结果用LED灯显示,如果灯亮,则提案通过,不通过LED灯不亮;根据项目要求,设计一个三人少数服从多数的表决组合逻辑电路;设计制作步骤如下：1分析设计要求;设三人为A、B、C,同意为1,不同意为0；表决为Y,有2人或2人以上同意,表决通过,通过为1,否决为0;因此,A、B、C为输入量,Y为输出量;2 列出真值表,如表2-7所示;1分3 写出最小项表达式4化简逻辑表达式5画逻辑电路图,可用与非门—与非门集成电路来完成,也可用译码器和门电路来完成;2分将上述与或表达式Y＝AB＋BC＋AC化为与非与非表达式,CA⋅=,则Y⋅ABBC逻辑电路可用图2-18 表示;。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2009数电期末复习8.1.3由集成单稳态触发器74121组成的延时电路及输入波形如图题所示。
(1)计算输出脉宽的变化范围；(2)解释为什么使用电位器时要串接一个电阻。
图为一通过可变电阻R W实现占空比调节的多谐振荡器，图中R W=R W1+R W2，试分析电路的工作原理，求振荡频率f和占空比q的表达式。
图为一通过可变电阻R W实现占空比调节的多谐振荡器，图中R W=R W1+R W2，试分析电路的工作原理，求振荡频率f和占空比q 的表达式。
Page 图为一心律失常报警电路，图中v I 是经过放大后的心电信号，其幅值v Im=4V 。
（1）对应v I 分别画出图中v o1、v o2、v o 三点的电压波形；（2）说明电路的组成及工作原理V I T+V T-V V o1C V 23CCV V o2oV Iv v IOv Cv R R R电路的组成及工作原理：第一级555定时器构成施密特触发器，将心律信号整形为脉冲信号；第二级555定时器构成可重复触发的单稳态触发器，也称为失落脉冲捡出电路。
当心律正常时，V o1的频率较高，周期较短，使得V C 不能充电至2/3Vcc ，所以V o2始终为高电平，V o 始终为低电平，发光二极管D 1亮，D 2不亮，表示心律正常；当心律异常时，脉冲间隔拉大，V o1的的周期加长，可使V C 充电至2/3Vcc ， V o2变为低电平，V o 变为高电平，发光二极管D 2亮，D 1不亮，表示心律失常。
某存储器具有6条地址线和8条双向数据线，存储容量有多少位？ 指出64K × 1存储系统至少需要几条地址线和数据线设存储器的起始地址全为0，试指出2K ×1存储系统的最高地址为多少？用16×4位EPROM 实现下列各逻辑函数，画出存储矩阵的连线图。
16×4位EPROM 有四个地址输入端和四个数据输出端，可以实现四输入变量、四输出变量的逻辑函数。
1.将逻辑函数展开为ABCD 四变量逻辑函数的最小项表达式：(+12V)画出存储矩阵的连线图：ABCD 四输入变量由EPROM 的地址端输入，Y 1Y 2 Y 3Y 4四输出变量由EPROM 的数据输出端引出。
EPROM 的与门阵列是固定的，或门阵列是可编程的，根据以上各式对或门阵列编程：表达式中包含的最小项，在或门阵列相应的位置上画点，否则不画。
MCM6264是MOTOROLA 公司生产的8k ×8位SRAM ，该芯片采用28脚塑料双列直插式封装，单电源＋5V 供电。
图题7.5给出了该芯片的管脚排列图和逻辑功能表，图中A 0～A 12为地址输入，DQ 0～DQ 7为数据输入/输出，W 为写允许，E 1、E 2为片选，NC 为空引脚。
试用MCM6264 SRAM 芯片设计一个16k ×16位的存储器系统，画出其逻辑图。
12345678910111213141516171819202122232425262728NC A A A A A A A A A A A A DQ DQ DQ DQ DQ DQ DQ DQ A E E W V V G 12012345670123456711011982C C SSMCM6264SRAME E G W H × × ×× L × ×L H H H L H L H L H × L方式无选择无选择输出禁止读写I/O 高阻态高阻态高阻态D D 周期读写O I∑=+=)15,14,13,12,11,10,9,8,7,6,5,4,3,2,1,0(4m ABC ABC Y ∑=++=)15,14,11,10,3,2,1,0())((3m C A B A Y )11,10,9,8,7,6,5,4(2∑=+=m B A B A Y A B C D1234与门阵列Y )15,14,7,6,5,4,3,2()(1∑=++=m C B A ABC Y解：一片MCM6264的存储容量是8k ×8位，要求扩展为16k ×16位的存储器系统。
可见，位数需扩大两倍，字数也需扩大两倍。
首先，将两片6264相并（A 0～A 12、W 、G 、E 1、E 2分别相并），每片6264有8个数据输入/输出端DQ 0～DQ 7，两片合并则有16个端：DQ 0～DQ 15。
这样，由两片6264扩展得到8k ×16位的存储器。
若要使字数扩大两倍，可以对两组8k ×16位存储器的E 1、E 2加适当的控制，并将其它端分别相并，即可扩展为16k ×16位的存储器系统。
其中，DQ 0～DQ 15是它的16条数据输入/输出线，A 0～A 13为14条地址输入线，W 为写允许，G 为读允许。
扩展的存储器系统如图所示。
电路如图所示，已知CP 和A 、B 的波形，试画出Q 1和Q 2的波形。
设触发器的初始状态均为0。
CP A B Q 12Q 01213W G7D 08D电路如图所示，已知CP 和A 、B 的波形，试画出Q 1和Q 2的波形。
设触发器的初始状态均为0。
试分析图所示时序逻辑电路，列出状态表，画出状态图和波形图。
Q Q CP Z∧1D C1&A CP11J C11K ∧=1CPA B 1Q 2Q （b）（a）CP ABCP A B Q 12Q ∧1D C1&A CP11J C11K ∧=1CPA B 1Q 2Q （b）（a）CP A B解：图所示电路属于同步时序逻辑电路，其中Q 1 Q 0是触发器的输出状态，X 、Y 分别是电路的输入和输出信号。
分析过程如下：1.写出各逻辑方程：驱动方程：J 0=K 0=1 J 1=K 1=将驱动方程代入JK 触发器的特性方程，得： 次态方程：输出方程：2.列出状态表如表所示。
3.画出状态图及波形图如图所示。
4.逻辑功能分析由状态图可以很清楚地看出电路状态转换规律及相应输入、输出关系：该电路一共有4个状态00、01、10、11。
当X =0时，按照加1规律从00→01→10→11→00循环变化，并每当转换为11状态（最大数）时，输出Z =1。
当X =1时，按照减1规律从11→10→01→00→11循环变化。
所以该电路是一个可控的进制计数器，其中 Z 是进位信号输出端。
4.逻辑功能分析由状态图可以很清楚地看出电路状态转换规律及相应输入、输出关系：该电路一共有4个状态00、01、10、11。
当X =0时，按照加1规律从00→01→10→11→00循环变化，并每当转换为11状态（最大数）时，输出Z =1。
当X =1时，按照减1规律从11→10→01→00→11循环变化。
所以该电路是一个可控的进制计数器，其中 Z 是进位信号输出端。
nn n n n n n Q Q X Q Q X Q Q X Q 10101011)()()(⊕⊕=⊕+⊕=+nn QQ 010=+nn Q Q Z 01=分析如图电路，写出它的激励方程组、状态方程组、输出方程，画出状态表和状态图。
试分析图所示的计数器电路。
写出它的驱动方程、状态方程，列出状态转换真值表和状态图，画出时序波形图，说明是几进制计数器CPQ QRd Q X 0CP Q 1ZQ 1Q 0X/Z。
1.写出各逻辑方程：驱动方程：状态方程：2.列出状态表3.画出状态图及波形图4.由以上分析可见，此电路在5个状态之间循环，是同步五进制计数器。
用4个负边沿触发的JK触发器组成的4位异步二进制减法计数器用4个正边沿触发的JK触发器组成的4位异步二进制减法计数器用4个负边沿触发的D触发器组成的4位异步二进制减法计数器用4个正边沿触发的D触发器组成的4位异步二进制减法计数器都接成T’触发器是上升沿触发，则应将低位触发器的Q端与相邻高位触发器的时钟脉冲输入端相连，即从Q端取借位信号加法类似试用负边沿JK触发器组成4位二进制异步减法计数器，画出逻辑图。
3Q清零脉冲计数脉冲Q试用负边沿D 触发器组成4位二进制异步加计数器，画出逻辑图。
试用正跳变沿触发的D 触发器设计一个同步五进制加计数器, 列出状态表，求出驱动方程和输出方程，画出逻辑图， 检查能否自启动及画出完整的状态转换图。
试用JK 触发器和门电路设计一个同步七进制加法计数器，并检查能否自启动。
试用JK 触发器设计一个脉冲序列为11010的时序逻辑电路CP Q 3计数脉冲Q 2Q 1Q 0清零脉冲CRQ Q 31计数脉冲清零脉冲3Q 1清零脉冲计数脉冲Q试分析图所示的电路，画出它的状态图，说明它是几进制计数器。
解：74161是异步清零、同步置数，模16计数器。
其中R D 是异步清零端，L D 是同步预置数控制端，两者均是低电平有效，D 3、D 2、D 1、D 0是预置数据输入端，EP 和ET 是计数使能端，计数时EP 、ET 均应置于高电平，RCO 是进位输出端，CP 是计数脉冲输入端。
分析下图的功能试用计数器74161和数据选择器设计一个01100011序列发生器。
1Q 2Q Q 3Q 计数脉冲Q Q Q Q计数脉冲EP=ET =1，保证正常计数，R D=1说明清零无效，D 3D 2D 1D 0=Q 3Q 211，Q 1控制L D 。
此电路工作过程如下：设0000为初始状态，则D 3D 2D 1D 0=0011，L D ＝0，这意味着在第一个脉冲作用下，要置数，使Q 3Q 2Q 1Q 0=0011；当Q 3Q 2Q 1Q 0=0011时，则L D ＝1，这意味着在第二个脉冲作用下，要计数，而置数无效，使Q 3Q 2Q 1Q 0=0100；……就这样逐次分析各个状态，并画出对应的状态图所示。
可见它是八进制计数器。
试分别用以下方法设计一个七进制计数器：（1）利用74290的异步清零功能；（2）利用74163的同步清零功能；（3）利用74161的同步置数功能。
解：（1）74290是二—五—十进制异步加法计数器，具有异步清零功能。
可以利用异步清零法构成七进制计数器：由于七进制计数器的状态数已超过5而小于10，所以可用一片74290构成该计数器，并且应将Q 0与CP 2相连，使其构成8421BCD 码十进制计数器。
它将在0000～1001十个状态之间循环，而七进制计数器只要其中0000～0110七个状态，所以，可以利用输出状态0111(此状态一闪即逝，不作为有效状态)来反馈清零。
（2）74163是16进制同步加法计数器，它的清零端R D 为同步清零方式。
所以要利用同步清零法来完成七进制计数器：由于七进制计数器的模数小于16，所以用一片74163即可。
但要构成七进制计数器，应利用输出状态0110反馈清零。
电路的输出也将在0000～0110之间循环，当出现0110时，与非Q 0Q 3Q21Q计数脉冲门输出低电平，使R D 为0，在下一个CP 脉冲的作用下，才可清零，所以0110是有效状态。