基于FPGA的NAND Flash ECC校验系统设计与实现

易失性，存取速度快，低功耗，抗震性等优点[2]，已广 错纠错机制来提高可靠性[5]。
泛 取 代 传 统 磁 介 质 存 储 设 备 ，成 为 嵌 入 式 设 备 中 解
基 于 汉 明 码 的 ECC（Error Correction Code）校 验
决高密度存储的主流方案[3]。
算法可纠正一位错误，检测两位错误，对多于两位的
随着嵌入式技术的发展，各类移动设备已广泛 靠性，且考虑星载设备工作在空间环境的恶劣性，可
应用在各个领域。在人们对高速化，续航能力，高可 能会导致单粒子事件造成其存储数据在某些位发生
靠性上取得进展的同时，也对其中的存储设备提出 反转 。 [4] 虽然出现这种情况的概率较低，通常只有一
越来越高的要求 。 [1] NAND Flash 设备具有的掉电非 位或几位。不过对于重要的数据仍需采用必要的检
第 26 卷 第 18 期 Vol.26 No.18
电子设计工程 Electronic Design Engineering
2018 年 9 月 Sep. 2018
基于 FPGA 的 NAND Flash ECC 校验系统设计与实现
王 轩 ，常 1，3，4 亮 2，李 杰 2
（1.中国科学院 上海微系统与信息技术研究所，上海 200050；2.上海微小卫星工程中心 上海 201203； 3.上海科技大学 信息学院，上海 201210；4.中国科学院大学 北京 100049）
中图分类号：TN99
文献标识码：A
文章编号：1674-6236（2018）18-0184-04
Design and implementation of NAND Flash ECC check⁃out system based on FPGA
WANG Xuan1，3，4，CHANG Liang2，LI Jie2 （1.Shanghai Institute of Micro-System and Information Technology，Chinese Academy of Science， Shanghai 200050，China；2. Shanghai Engineering Center for Micro-satellite，Shanghai 201203， China；3. ShanghaiTech University，School of Information Science and Technology，Shanghai 201210，
Hale Waihona Puke 摘要：针对 NAND Flash 存储器由于其工艺结构的局限性而导致数据在存储过程中小概率的位翻
转问题，基于 Microsemi 公司的 Smartfusion2 系列的 FPGA 设计并实现了基于汉明码的 ECC 校验方
案。结合 NAND Flash 的结构特点和数据存储方式，将 ECC 校验方案分为 ECC 编码模块和错误检
测与纠正模块。根据写入与读出 NAND Flash 的数据两次生成 ECC，两组 ECC 经过一定的运算，可
判断、定位并纠正错误。该校验算法通过将每 512 字节原始数据生成 3 字节的冗余数据，可达到
1 bit/4 kbit 的纠错能力，保证了 NAND Flash 数据存储过程中的可靠性。
关键词：NAND Flash；ECC；FPGA；检错与纠错
由 于 NAND Flash 工 艺 无 法 保 证 数 据 存 储 的 可 错误则无法保证纠错和检错 。 [6] 由于其便于硬件实
收稿日期：2017-11-22 稿件编号：201711123
现 ，计 算 速 度 快 ，具 有 实 时 性 等 优 点 ，非 常 适 用 于
作者简介：王 轩（1993—），男，河北阜城人，硕士研究生。研究方向：星载综合电子系统。 -184-
China；4. University of Chinese Academy of Sciences，Beijing 100049，China）
Abstract: To solve the problem of bit- flipping of data due to the limitation of the process structure of NAND Flash memory， ECC（Error Correction Code）based on Hamming code was designed and implemented based on the Smartfusion2 series FPGA of Microsemi Corporation. Combining the structural characteristics of NAND Flash and data storage，the ECC verification scheme is divided into ECC encoding module and error detection and correction module. The ECC is generated twice when program and read NAND Flash data. Through the two groups of ECC operation results can determine，locate and correct error. The ECC algorithm can achieve 1bit/4kbits error correction capability by generating 3 bytes of redundant data from per 512 bytes of original data，thereby ensuring the reliability of the NAND Flash data storage. Key words: NAND Flash；ECC；FPGA；error detection and correction