高速数字终端PDN的设计
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
强设计 与实现 ｉ ； ；
高速 数 字 终 端Ｐ Ｎ的设 计 Ｄ
沈 勇 中国电子科技集 团公 司第七研 究所
【 摘要 】文章针对目前高速数字终端中高速数字电路和高密度 电路设计的现状，阐述了电磁兼容设计的三个关键问题 ，
描述 了它们共 同 的物理 基础Ｐ Ｎ （电源 分配 网络 ）的组 成 ，提 出通 过采 取去 耦滤 波 方式 ，合理 地选 用滤 波 网络和 元件 设 Ｄ
题也 就越来 越严重 和复 杂。高速 数字 终端设备 的设 计面 临三 个严 峻的 问题——信 号 完整性 （ Ｉ）、电源 完整性 ｓ （Ｉ Ｐ ）、电磁 完整性 （ ＭＩ Ｅ ）。信号 完整性 是要确保数字
电路各 芯片 之 间信 号 的准 确传递 ；电源完整性 是要 确保
２ 数 字 噪 声 产 生 的原 理
数 字 电路输 出和输入都 为０１ 态信号 ，传输信 号时 ／状 Ｉ 必须对Ｉ ２ Ｃ１ Ｃ 的输入 进行 充放 电 ，由于充放电过程会产生
通信设 备各部 分 电路和芯 片的 可靠供 电和 噪声抑制 ；电
磁 完整性则是要确保Ｐ Ｂ Ｃ 板电路不干扰其他设备或不被其 他设备 所干扰 。这 三个方 面是相 互关联 的 ，三者协 同设 计的物理基 础就是Ｐ ＤＮ （ 电源分配 网络 ）的设计 。 电磁 兼容 问题产 生 的原因主要 有两 个 ：一 个是 Ｐ ＤＮ
送源，它为整个电子系统提供能量，包括储存在电容器中
和电源／ 地平 面 中的电荷 ，由于其 接入 电感 很大 ，使 其供 电的反应 速度较慢 ，不 能提供满足Ｉ 速率变化的电流 ；电 ｃ 源滤波电容构 成了Ｐ ＤＮ中第 二个 电能储存和输送源 ，其电 容量较 大 ，可 以提供 几百 纳秒 变化的 电流需 求 ：去 耦电 容器一般 距离Ｉ很近 ，连接 的等效 电感很小 ，可 以提供几 ｃ
是高 频信号 回路产 生 的高 次谐 波分量 ，它们通 过传 导 、
措施 ， 除流经这些传输线的噪声 ， 消 以实现噪声抑制。
开关噪 声产 生的原理 如图１ 示 ，图 中等效 电感为芯 所
辐射 和耦合 的方式传播 影响 。为避免产 生Ｅ 问题 ，除 ＭＣ
片键合 电感 、封装电感￣Ｐ Ｂ ｎＣ 走线 电感 之和 ，Ｌ为Ｐ Ｂ ｓ Ｃ 开 关 噪 声产 生 的原 理 图
图ｌ 中所 示有 ３ 个电流 回路 ：一个是放 电 回路 ，放 电 电流通过 电感产生感应 电压 ；第 二个为充电回路 ，充电电
满 足 目标阻抗 Ｚ的频率 范围 为电容器 的有效 频率 范
围 ，有效频率范围的下限由电容器 的容量决定 ，上限则由 电容器Ｅ Ｌ Ｓ 电感和引线电感限制 。当ｚ 大时 ，电容 器的有 效频率范围就宽 ，反之就 窄。 电容器阻抗 的下限由电容 器的Ｅ Ｒ Ｓ 决定 （ 使用 的电容
收 稿 日期 ： ２ １ —７０ ０ ２０ —４
线 电感 。
责 任 编 辑 ．陈 雍 君 ｃ ｅ ｙ ｎ ｊｎ １ （ １ ｉ ｈ ｎ ｏ ｇ（ （ ’ ＇ｒ ３ ｊ ｉ ｏ￣ｃ ｂ
秒
２ ０１
２ ４ Ｉ、 筹 １ ‘３ 年 蔷 － 第 、 期 ５） Ｊ
ｉ ； ； 设计 与实现 ｉ ｉ
计 出高速 电路 的Ｐ ＤＮ网络 ，以满足 高速 数 字终端Ｐ ＤＮ网络 对 电磁兼 容性 的要 求。
【 关键词 】 高速数字终端 电磁兼容 Ｐ Ｎ￣络 Ｄ Ｊ
ｌ 概 述
目前 ，高速数字终端处理器 的处理速度 已经达 ￣ＧＨ ｌ ｚ Ｊ
了合理选 用数字 电路 和合理设计 印制板外 ，还必须采取正 确 的去耦 和滤波措施来消 除因电磁兼容 问题带来 的影 响。 与传统 电磁兼容研究 宏观 电路 电磁辐射 为对象有所不 同， 本 文研 究的对象为Ｐ Ｂ Ｃ 板级的电磁兼容性问题 ，即在设计 Ｐ ￣ ，通过正确 的去耦 网络 电路设计来解决 电磁兼容 问 ＤＮＩ － ， Ｊ
宽频段 的特 Ｉ阻抗要求 ，必须 采用分段 电容滤波方式 。通 生
３ Ｐ Ｎ电路 的 设 计 Ｄ
３１ Ｄ ． Ｐ Ｎ的组成及 目标 阻抗
ＰＮ Ｄ 包括部 分 ：Ｄ — Ｃ 压器 、电源滤 波 电容 、去 ＣＤ 稳 耦电容器 和电源／ 面。稳压器 是最大 的电荷储存 和输 地平
过不 同电容 的组合 ，用每个电容所 覆盖 的不 同频率 区域来 满足总 的阻抗 目标 。每个相邻 的电容分段 区域必须交叉 ， 如 图２ 示 ，即低 频段 电容器 的Ｅ Ｌ 所 Ｓ 起作用时 ，相 邻的高 频段 电容器 电容也 出现变化。阻抗 在频率 的连接 区域可能
流流 过芯片键 合电感 、封装 电感和Ｐ Ｂ Ｃ 走线 电也 将产 生感
应压 降 ；第三 条为耦合 电容提供 的充 电回路。 由于耦合电 容 为驱动器提供 了及 时的功率传输 ，形成 了有效的去耦作 用 ，使得 噪声影 响降低到可 以接受的水平。
器 的Ｅ Ｒ Ｓ 要小于带 有小乙电源的ｚ 直 ），因此 ，为 了满足
上的高频 噪声 ，尤其是 电源／ 之 间的高频噪声 ；另一 个 地
剧烈 的电流 变化 ， 造成电压 的急剧 变化 ， 如果不能对其有 效控制 ， 及时将其减 弱，这种变化就会产生能量辐射 ， 形 成高频 噪声。噪声经信号线 、电源线和地线传导 ， 当流经
这些导线 的噪声直接从Ｄ 转换器辐射出来 ，或通过充 Ｃ ＤＣ 当天线 的Ｉ 电缆及电源电缆辐射 时，就产生 了噪声干扰 ， ／ ０ 同时还会造成 电源的供 电不稳 。因此考虑采用滤波和去耦
题。
级别 ，几 十Ｇ ｚ Ｐ 也 即将实 用化 。随着 手持终 端体 Ｈ ￣Ｃ Ｕ
积越 来越小 和功 能越来越 多 ，要求芯 片的处 理速度 不 断 提升 ，芯 片集成 的器件 密度 和 Ｉ ／ 口数量 不 断增 加 ， Ｏ接
电路板 设计 的密度 也不 断加大 ，随 之而来 的电磁兼 容 问
高速 数 字 终 端Ｐ Ｎ的设 计 Ｄ
沈 勇 中国电子科技集 团公 司第七研 究所
【 摘要 】文章针对目前高速数字终端中高速数字电路和高密度 电路设计的现状，阐述了电磁兼容设计的三个关键问题 ，
描述 了它们共 同 的物理 基础Ｐ Ｎ （电源 分配 网络 ）的组 成 ，提 出通 过采 取去 耦滤 波 方式 ，合理 地选 用滤 波 网络和 元件 设 Ｄ
题也 就越来 越严重 和复 杂。高速 数字 终端设备 的设 计面 临三 个严 峻的 问题——信 号 完整性 （ Ｉ）、电源 完整性 ｓ （Ｉ Ｐ ）、电磁 完整性 （ ＭＩ Ｅ ）。信号 完整性 是要确保数字
电路各 芯片 之 间信 号 的准 确传递 ；电源完整性 是要 确保
２ 数 字 噪 声 产 生 的原 理
数 字 电路输 出和输入都 为０１ 态信号 ，传输信 号时 ／状 Ｉ 必须对Ｉ ２ Ｃ１ Ｃ 的输入 进行 充放 电 ，由于充放电过程会产生
通信设 备各部 分 电路和芯 片的 可靠供 电和 噪声抑制 ；电
磁 完整性则是要确保Ｐ Ｂ Ｃ 板电路不干扰其他设备或不被其 他设备 所干扰 。这 三个方 面是相 互关联 的 ，三者协 同设 计的物理基 础就是Ｐ ＤＮ （ 电源分配 网络 ）的设计 。 电磁 兼容 问题产 生 的原因主要 有两 个 ：一 个是 Ｐ ＤＮ
送源，它为整个电子系统提供能量，包括储存在电容器中
和电源／ 地平 面 中的电荷 ，由于其 接入 电感 很大 ，使 其供 电的反应 速度较慢 ，不 能提供满足Ｉ 速率变化的电流 ；电 ｃ 源滤波电容构 成了Ｐ ＤＮ中第 二个 电能储存和输送源 ，其电 容量较 大 ，可 以提供 几百 纳秒 变化的 电流需 求 ：去 耦电 容器一般 距离Ｉ很近 ，连接 的等效 电感很小 ，可 以提供几 ｃ
是高 频信号 回路产 生 的高 次谐 波分量 ，它们通 过传 导 、
措施 ， 除流经这些传输线的噪声 ， 消 以实现噪声抑制。
开关噪 声产 生的原理 如图１ 示 ，图 中等效 电感为芯 所
辐射 和耦合 的方式传播 影响 。为避免产 生Ｅ 问题 ，除 ＭＣ
片键合 电感 、封装电感￣Ｐ Ｂ ｎＣ 走线 电感 之和 ，Ｌ为Ｐ Ｂ ｓ Ｃ 开 关 噪 声产 生 的原 理 图
图ｌ 中所 示有 ３ 个电流 回路 ：一个是放 电 回路 ，放 电 电流通过 电感产生感应 电压 ；第 二个为充电回路 ，充电电
满 足 目标阻抗 Ｚ的频率 范围 为电容器 的有效 频率 范
围 ，有效频率范围的下限由电容器 的容量决定 ，上限则由 电容器Ｅ Ｌ Ｓ 电感和引线电感限制 。当ｚ 大时 ，电容 器的有 效频率范围就宽 ，反之就 窄。 电容器阻抗 的下限由电容 器的Ｅ Ｒ Ｓ 决定 （ 使用 的电容
收 稿 日期 ： ２ １ —７０ ０ ２０ —４
线 电感 。
责 任 编 辑 ．陈 雍 君 ｃ ｅ ｙ ｎ ｊｎ １ （ １ ｉ ｈ ｎ ｏ ｇ（ （ ’ ＇ｒ ３ ｊ ｉ ｏ￣ｃ ｂ
秒
２ ０１
２ ４ Ｉ、 筹 １ ‘３ 年 蔷 － 第 、 期 ５） Ｊ
ｉ ； ； 设计 与实现 ｉ ｉ
计 出高速 电路 的Ｐ ＤＮ网络 ，以满足 高速 数 字终端Ｐ ＤＮ网络 对 电磁兼 容性 的要 求。
【 关键词 】 高速数字终端 电磁兼容 Ｐ Ｎ￣络 Ｄ Ｊ
ｌ 概 述
目前 ，高速数字终端处理器 的处理速度 已经达 ￣ＧＨ ｌ ｚ Ｊ
了合理选 用数字 电路 和合理设计 印制板外 ，还必须采取正 确 的去耦 和滤波措施来消 除因电磁兼容 问题带来 的影 响。 与传统 电磁兼容研究 宏观 电路 电磁辐射 为对象有所不 同， 本 文研 究的对象为Ｐ Ｂ Ｃ 板级的电磁兼容性问题 ，即在设计 Ｐ ￣ ，通过正确 的去耦 网络 电路设计来解决 电磁兼容 问 ＤＮＩ － ， Ｊ
宽频段 的特 Ｉ阻抗要求 ，必须 采用分段 电容滤波方式 。通 生
３ Ｐ Ｎ电路 的 设 计 Ｄ
３１ Ｄ ． Ｐ Ｎ的组成及 目标 阻抗
ＰＮ Ｄ 包括部 分 ：Ｄ — Ｃ 压器 、电源滤 波 电容 、去 ＣＤ 稳 耦电容器 和电源／ 面。稳压器 是最大 的电荷储存 和输 地平
过不 同电容 的组合 ，用每个电容所 覆盖 的不 同频率 区域来 满足总 的阻抗 目标 。每个相邻 的电容分段 区域必须交叉 ， 如 图２ 示 ，即低 频段 电容器 的Ｅ Ｌ 所 Ｓ 起作用时 ，相 邻的高 频段 电容器 电容也 出现变化。阻抗 在频率 的连接 区域可能
流流 过芯片键 合电感 、封装 电感和Ｐ Ｂ Ｃ 走线 电也 将产 生感
应压 降 ；第三 条为耦合 电容提供 的充 电回路。 由于耦合电 容 为驱动器提供 了及 时的功率传输 ，形成 了有效的去耦作 用 ，使得 噪声影 响降低到可 以接受的水平。
器 的Ｅ Ｒ Ｓ 要小于带 有小乙电源的ｚ 直 ），因此 ，为 了满足
上的高频 噪声 ，尤其是 电源／ 之 间的高频噪声 ；另一 个 地
剧烈 的电流 变化 ， 造成电压 的急剧 变化 ， 如果不能对其有 效控制 ， 及时将其减 弱，这种变化就会产生能量辐射 ， 形 成高频 噪声。噪声经信号线 、电源线和地线传导 ， 当流经
这些导线 的噪声直接从Ｄ 转换器辐射出来 ，或通过充 Ｃ ＤＣ 当天线 的Ｉ 电缆及电源电缆辐射 时，就产生 了噪声干扰 ， ／ ０ 同时还会造成 电源的供 电不稳 。因此考虑采用滤波和去耦
题。
级别 ，几 十Ｇ ｚ Ｐ 也 即将实 用化 。随着 手持终 端体 Ｈ ￣Ｃ Ｕ
积越 来越小 和功 能越来越 多 ，要求芯 片的处 理速度 不 断 提升 ，芯 片集成 的器件 密度 和 Ｉ ／ 口数量 不 断增 加 ， Ｏ接
电路板 设计 的密度 也不 断加大 ，随 之而来 的电磁兼 容 问