CHIP电阻电容类外观检查规范

45° ≤1.5T OK（电容多锡）
MIN
序号 项目
检验要求
5
电 容 ①任何一边镀金的
料损 缺损须小于 1/4 宽
(W)或高（T）。
W
T
图解 NG
镀金缺损
判定 MAJ
②损伤不能超过 1/4W；1/4T；1/3L
W T
≤1/4T
L ≤1/3L OK
①任何一边镀金的
6
电 阻 缺损须小于 50%。
料损
OK
2. 电 极 处 渗 出 红 胶，必须小于料 宽的 1／2。
4
上锡
1.要求光滑，完整，
适量。
红胶
红胶 NG
>90·
OK
MAJ
连锡
NG PCB 表面粗糙
PCB
NG
无锡
MAJ
NG
顶部多锡
MIN
NG
序号 项目
检验要求
图解
判定
锡孔
PCB
2、焊锡上浮高度≥ ≥1/3T T 1/3 部件厚度，不可 少锡、假焊
≤1/4W MAJ
≤1/2W MAJ
W
②边缘 A 缺损须小
B A ≤0.25mm
于 0.25mm；B 区不
A
可有损伤。
NG
MAJ
4. 料 与 料 之 间 距 离 >0.3MM( 或 大于间距的
1/2)
>0.3MM
MAJ
序号 项目
检验要求
图解
判定
2
料 高 料底边到焊接区的 z
翘 距离要小于
0.3MM.
<0.3MM
MIN
PCB
3
粘合
剂 1. 位于 CHIP 料两
焊接区之间的
中央。
1 OK
OK OK
W
<1/2W
MAJ
2 OK
红胶
CHIP 电阻电容类外观检查
序号 1
项目 偏位
检验要求 1. 不 允 许 电 极 未
接触到焊接区。
图解
Hale Waihona Puke 判定 MAJ2. 移 位 ／ 倾 斜 不
可超过料身宽
度(W)的 1/2。
W
有间隙
NG
无间隙
>1/2W >1/2W
>0.1MM
OK
MIN
OK
OK
3. 移位的料身，不 可与旁边的线 路相碰。
>0.2MM MAJ
2、OK
锡尖 MIN
NG（一律不收）
MAJ
少锡
假焊
NG
NG
PCB
MAJ
3、多锡判定：自部 件顶部起，薄类型 不超过 T，锡点必须 光滑，并只允许一 边有多锡。
T PCB
≤2T 45°
OK（电阻多锡）
MIN
4、多锡判定：自部 件顶部起，厚类型 不超过 1/2T，锡点 必须光滑，并只允 许一边有多锡。
T PCB