福建师范大学智慧树知到“电子信息工程”《EDA技术》网课测试题答案1

福建师范大学智慧树知到“电子信息工程”《EDA技术》
网课测试题答案
（图片大小可自由调整）
第1卷
一.综合考核(共15题)
1.Verilog HDL支持循环语句。

()
A.正确
B.错误
2.Verilog HDL不支持条件语句。

()
A.正确
B.错误
3.基于EDA技术的设计中，通常有两种设计思路()。

A.自顶向下
B.自底向上
C.自前向后
D.自后向前
4.PLD器件的设计往往采用层次化的设计方法，分模块，分层次地进行设计描述。

()
A.正确
B.错误
5.ISP和专用的编程器是FPGA常用的两种编程方式。

()
A.正确
B.错误
6.Verilog HDL中assign为持续赋值语句。

()
A.正确
B.错误
7.目前在数字系统的设计中，主要采用Bottom-UP设计为主。

()
A.正确
B.错误8.常用的综合工具有哪些()。

A.FPGA Express
B.FPGA compiler
C.Synplify Pro
9.目前常用的硬件描述语言为：()。

A.Verilog
B.VHDL
C.VC
D.VB
10.Verilog HDL中的变量一般分为两种数据类型：net型和variable型。

()
A.正确
B.错误
11.Verilog HDL和VHDL目前还都不是IEEE标准。

()
A.正确
B.错误
12.EDA技术发展阶段描述正确的是()。

A.CAD阶段
B.CAE阶段
C.EDA阶段
D.以上都不对
13.基于FPGA/CPLD器件的数字系统设计流程包括哪些阶段()。

A.设计输入
B.综合
C.布局布线
D.仿真和编程
14.有限状态机的复位分为两种：同步复位和异步复位。

()
A.正确
B.错误
15.CAE是Computer Aided Engineering，计算机辅助工程的缩写。

()
A.正确
B.错误
第2卷
一.综合考核(共15题)
1.JTAG是Joint Test Action Group，联合测试行动组的缩写。

()
A.正确
B.错误
2.PROM(Programmable Read Only Memory)，可编程只读存储器的缩写。

()
A.正确
B.错误
3.Verilog程序的基本设计单元是“模块”(module)。

()
A.正确
B.错误
4.ASIC是专用集成电路的缩写。

()
A.正确
B.错误
5.Verilog HDL支持赋值语句。

()
A.正确
B.错误
6.数字设计流程中采用原理图方式适合描述电路的连接关系核接口关系。

()
A.正确
B.错误
7.时序仿真也叫后仿真。

()
A.正确
B.错误
8.PLD器件内部主要由各种逻辑功能部件和可编程开关构成。

()
A.正确
B.错误
9.仿真分为功能仿真和时序仿真。

()
A.正确
B.错误
10.HDL是一种用文本形式来描述和设计电路的语言。

()
A.正确
B.错误
11.状态机设计主要包含三个对象：当前状态，次状态和输出逻辑。

()
A.正确
B.错误
12.Verilog HDL中的常量主要有：整数，实数和字符串。

()
A.正确
B.错误
13.SOC是System On Chip，芯片系统的缩写。

()
A.正确
B.错误
14.IP核中的软核与生产工艺无关，不涉及物理实现，为后续设计留有很大空间。

()
A.正确
B.错误
15.混合仿真器就是能同时支持Verilog和VHDL的仿真器。

()
A.正确
B.错误
第1卷参考答案
一.综合考核
1.参考答案：A
2.参考答案：B
3.参考答案：AB
4.参考答案：A
5.参考答案：A
6.参考答案：A
7.参考答案：B
8.参考答案：ABC
9.参考答案：AB
10.参考答案：A
11.参考答案：B
12.参考答案：ABC
13.参考答案：ABCD
14.参考答案：A
15.参考答案：A
第2卷参考答案
一.综合考核
1.参考答案：A
2.参考答案：A
3.参考答案：A
4.参考答案：A
5.参考答案：A
6.参考答案：A
7.参考答案：A
8.参考答案：A
9.参考答案：A
10.参考答案：A
11.参考答案：A
12.参考答案：A
13.参考答案：A 14.参考答案：A
15.参考答案：A。