采样率变换及在基带信号发生器中的应用

后重采样模型来描述[4]:
图1重采样模型
信号y(t)用周期T2进行重采样后得
其中:决定了参与运算
,n=k m-k,这里「」为取整运
称为数字延时[4]。

对式(3)进行简化
在实际中滤波器h的长度是有限长
的长度为L,并且系数可以使用多
,即:
将式(5)带入式(4)中得并运用horner法则进行变换得
其中
根据上式推出的法罗结构如图2所示:
图2法罗滤波器结构
整个采样率变换的过程中,滤波器的系数是固定的,
只有数字延时δ是随时间改变的。

在插值情况下,数字延
时δ表示当前输出与之前最近的输入之间的距离,并对
输入周期进行归一化[12]。

从法罗滤波器[13]实现结构图中可以看出,每一个输出都由N个输入计算而得,这一组输
入先通过几组子滤波器,得到B(i),i=0,1,2…….n,再
将B(i)与δ作一系列乘加运算得到最终输出Y。

2法罗滤波器的应用及FPGA实现8,250MHz。

图3FPGA内部实现图(下转第39
108
Science&Technology Vision 科技视界。