altera实验台介绍

DJ-E801实验系统简介
DJ-E801型实验开发系统是一种多功能、高配置、高品质的EDA教学与开发设备。

适用于大学本科、研究生的EDA教学、课程设计和毕业设计，也适用于大专院校、科研所做项目开发之用。

§1 产品特点
该系统由于采用了独特的“主板+下载板”双板式结构，实验用可编程PLD 器件的I/O接口与输入输出器件（开关、按键、数码管、发光二极管、信号源）全部采用自主连接。

在PLD器件有限的I/O资源条件下，最大限度的连接上尽可能多的输入输出器件，使得DJ-EDA型实验开发系统能满足从简单的数字电路实验到复杂的数字电路设计实验，并能一直延伸到综合电子设计待创新性实验课题。

实验方法从传统的硬件搭试方式转到了软件设计、仿真调试电路系统的实验方式，使传统硬件设计方式用EDA技术来实验。

§2 实验系统的硬件配置：
1，主板可与多种下载板相适配；
2， 6位动态扫描显示电路；
3， 6位静态锁存显示电路；
4， 16位发光二极管显示电路；
5， 8位二档开关及其电平指示电路；
6， 8位按键开关电路；
7， 2位脉冲开关电路；
8，一个扬声器；
9，一个16*16的点阵显示；
10，一个12864C的液晶显示；
11，A/D转换器ADC0809；
12，D/A转换器DAC0832；
13，时钟信号源：4MHZ、2MHZ、1MHZ、500KHZ、8KHZ、
4KHZ、1024HZ、64HZ、8HZ、1HZ；
14，MCS-51单片机总线接口电路；
15，40芯I/O扩展接口；
16，一个5V蜂鸣器；
17，一个四相步进电机；
18，一个4*4小键盘；
19，配有存贮器EPROM27256；
20，一个RS232接口；
21，一个VGA接口；
22，一个PS/2（键盘、鼠标）接口；
§3 实验系统硬件介绍
1，A/D转换器 ADC0809实验电路：
实验电路实现模拟量转换成数字量的功能，电路提供了三路地址信号输入（ADDA，ADDB，ADDC），可以通过编程或直接输入来实现对通道的选择，三路模拟信号输入（IN0，IN1，IN2），ADC0809的控制信号（CS，WR，RD，EOC），电位器可为实验提供0-5V的电压，作为模拟量输入信号。

实验电路如图一所示：
图一：ADC0809转换器电路
2，D/A转换器DAC0832实验电路：
实验电路将实现将数字量转换成模拟量的功能，电路提供了DAC0832控制信号（CS，WR）由CPLD产生。

实验电路如图二所示：
图二：DAC0832转换器电路
3，四相步进电机实验电路
步进电机驱动原理是通过对它每相线圈中的电流的顺序切换来使电机作步进式旋转，电路提供了四相电流控制信号（HA，HB，HC，HD），由CPLD产生。

可以通过编程使得步机电机正、反转，可以调节转速等。

实验电路如图三所示：
图三：步进电机电路
4，静态锁存显示电路
6位BCD码静态锁存显示电路，采用6只CD4511来驱动锁存七段显示，每个共阴数码管的七段与CD4511的输出连接，每个4511都有独立的输入信号（A，B，C，D）。

电路如图五所示：
图五：锁存显示电路
5，动态扫描显示电路
由段驱动电路74LS240和位驱动电路7407组成，共阴数码管的A、B、C、D、E、F、G、DP分别与74LS240的八位输出连接，共阴端分别与7407的输出端连接，并连至L1-L6的插孔上。

电路如图六所示：
图六：动态扫描显示电路
6，单脉冲电路
电路提供了2个脉冲按键：可以产生二组正、负单脉冲，每按一次产生一个单脉冲。

电路如图七所示：
图七：单脉冲发生电路
7，时钟分频电路
电路由三片74LS393组成，每片都有一个脉冲输入端T与复位端RESET，以及T0-T7频率输出端。

当脉冲输入为4MHZ时，T0-T7输出脉冲频率依次为：4MHZ、2MHZ、1MHZ、500KHZ、250KHZ、125KHZ、62.5KHZ、31.25KHZ。

电路原理如图八所示
图八：时钟分频电路
8，16*16点阵显示电路
实验电路提供了16位行控制信号，16位列控制信号，分别用74LS240与7407来驱动，可以实现点阵显示汉字。

电路原理如图九所示：
图九：点阵显示电路
9，LCD12864液晶显示电路
电路提供了20芯的接口插座，用来控制液晶显示汉字或图形。

电路如图十所示：
该图为显示内存与液晶显示屏关系
图十：液晶显示电路
10，4*4小键盘扩展电路
电路提供了四位行线（R0-R3）与四位列线（L0-L3），可以通过编程对键进行定义为数字键或功能键。

电路如图十一所示：
图十一：键盘扩展电路
11，MCS-51单片机总线接口电路
电路中提供了一片40芯的89C52，一片20芯的74LS245（用于扩展P0口），一片20芯的74LS373（用于地址锁存），一片28芯的只读存储器27256，分别将其引脚全部引出。

可以根据单片机总线接口方式的工作时序，编制单片机与CPLD以总线方式通信的逻辑设计。

接口逻辑图如图十二所示：
图十二：CPLD与MCS-51单片机总线接口通信逻辑图
12，P0口扩展电路
电路将P0口用一片74LS245扩展了一个并行口（输入/输出口），用于控制液晶显示的具体内容。

§4 实验系统PLD下载板
PLD产品的型号很多，主要有Lattice 公司的ispLSI系列、Altera公司
的MAXEPM和FLEXEPF系列、Xilin x公司的XC系列、ATMEL的ATF系列等。

各个公司的PLD结构不同，其性能也不同。

DJ-E801可编程数字逻辑实验系统配置的PLD下载板，包罗上述三家公司的推荐产品。

本实验箱的默认配置为Lattice公司的ispLSI1032E下载板。

该下载板可满足大专院校EDA教学实验。

其它下载板可满足科研开发。

下载板是实验系统的核心，插在DJ-E801实验系统的中央。

下载板是通过一根10芯的并行电缆与微机25芯并口相连，由开发系统将设计文件编程（俗称下载）到下载板的CPLD/FPGA芯片中。

为适应不同PLD厂商及不同型号CPLD/FPGA 芯片，设计了各种不同的下载板。

DJ-E801型实验开发系统可提供了四种CPLD/FPGA下载板。

四种下载板的主要技术参数：
（1）F1032E下载板
板上配有Lattice公司的CPLD芯片ispLSI1032E-70LJ-84.
ispLSI1032E资源：密度6000门，封装为PLCC84；速度为70MHZ；I/O口：64个；
EDA开发软件：ispEXPERT8.2或ispLEVER3.0；
（2）LC4246V下载板
板上配有Lattice公司的CPLD芯片ispMACH 的LC4256V-75T100、LC4256V-75T176；
LC4256V-75T176资源：密度10000门，封装为TQFP176；速度为75MHZ；I/O 口：128个；
LC4256V-75T100资源：密度10000门，封装为TQFP100；速度为75MHZ；I/O 口：64个；
EDA开发软件：ispEXPERT8.2、ISP LEVER；
（3）F10K10下载板
板上配有Altera公司FPGA芯片：EPF10K10LC-84-4；
EPF10K10LC84-4资源：密度10000门；封装PLCC84；延时4ns ；I/O口52个；
EDA开发软件：MAXPLUSⅡ10.0或Quartus II 5.0。

（4）F7128下载板
板上配有Altera 公司FPGA芯片：EPM7128SLC84-15W；
EPM7128SLC84-15W资源：密度2500门；封装PLCC84；延时5ns ；I/O口：60个；
EDA开发软件：MAXPLUSⅡ 10.0或Quartus II 5.0。

（5）EP1K10下载板
板上配有Altera公司FPGA芯片：EP1K10QC-208-3；
EP1K10QC208-3资源：密度10000门；封装PQFP144；延时4ns ；I/O口130个；
EDA开发软件：MAXPLUSⅡ10.0或Quartus II 5.0。

（6）EP1K30下载板
板上配有Altera公司FPGA芯片：EP1K30TC-144-3；
EP1K30TC144-3资源：密度30000门；封装TQFP144；延时4ns ；I/O口102个；
EDA开发软件：MAXPLUSⅡ10.0或Quartus II 5.0。

（7）EP1K100下载板
板上配有Altera公司FPGA芯片：EP1K100QC-208-3；
EP1K100QC208-3资源：密度100000门；封装PQFP208；延时4ns ；I/O口147个；
EDA开发软件：MAXPLUSⅡ10.0 或Quartus II 5.0。

（8）FXCS10下载板
板上配有Xilinx公司FPGA芯片：XCS10PC84-3；
XCS10PC84-3资源：密度10000门；封装PLCC84；延时3ns ；I/O口：56个；
EDA开发软件：Xilinx ISE 6.1i。

§5 下载板与主板主要引脚对照表
表：F1032E与EP1K100引脚对照表
其余引脚分别位于下载板的扩展接口上。

11。