一种基于_PI_控制的数字低压差稳压器高速可调节模型

第 21 卷 第 8 期2023 年 8 月
Vol.21，No.8
Aug.，2023太赫兹科学与电子信息学报
Journal of Terahertz Science and Electronic Information Technology
一种基于 PI 控制的数字低压差稳压器高速可调节模型
吕生平，耿嘉蓉*，张洪达，陈志杰
(北京工业大学信息学部，北京100124)
摘要：数字低压差线性稳压器由于可以在低电源电压下工作而被广泛使用。

在数字低压差线性稳压器中，其利用模数转换器和积分器进行稳压操作。

但是当负载出现瞬态电压变化，其稳
定时间将会很长。

在PI控制系统中，积分系数大的电路建立时间很短，会产生过冲，然后输出才
会稳定。

积分系数小的模型输出可以直接稳定，但是建立时间太长。

提出了一种高速可调节电路
模型，目的是利用电压传感器和时间数字转换器(TDC)，并在电路中加入2种不同积分系数的积分
器。

首先利用电压传感器和时间数字转换技术(TDCT)实现模数转换以得到数字信号。

随后判断数
字信号与基准电压，在误差很大时，控制电路选择大积分系数，输出到PI控制；误差小时，控制
电路选择小的积分系数，这样可以使电路结合不同积分系数电路的优点，从而达到同时缩短电路
建立时间和稳定时间的目的。

关键词：数字低压差线性稳压器；PI控制；建立时间；稳定时间；模拟集成电路
中图分类号：TN624文献标志码：A doi：10.11805/TKYDA2021159
A high-speed adjustable model of digital Low Drop Out
regulators based on PI controller
LYU Shengping，GENG Jiarong*，ZHANG Hongda，CHEN Zhijie
(School of Electronic Information and Control Engineering，Beijing University of Technology，Beijing 100124，China)
Abstract
Abstract：：The Digital Low Drop-Out(DLDO) regulators are widely used because it can operate at low supply voltage. In the DLDO regulators, the Analog-Digital-Converter and shift register are
employed to regulate the voltage. However, when the load has a transient voltage change, it will be
stabilized for a long time. In addition, in the PI control system, the circuit with a large integral
coefficient has a short setup time, but overshoot will occur before the output is stable. Although the
output of the model with a small integration coefficient can be directly stabilized, the setup time is too
long. A high-speed adjustable circuit model is proposed,using a voltage sensor and a Time Digital
Converter(TDC), and adding two kinds of integrators with different integral coefficients into the circuit.
Firstly, the voltage sensor and Time Digital Conversion Technology(TDCT) are utilized to realize the
analog-to-digital conversion to obtain the digital signal. When judging the error of digital signal
compared with the reference voltage to be large, the control circuit chooses large integral coefficient to
output to PI control. When the error is small, the control circuit chooses small integral coefficient, so that
the circuit can combine the advantages of the circuits with different integral coefficients to shorten the
circuit setup time and the stabilization time at the same time.
Keywords
Keywords：：Digital Low Drop-Out regulators；PI controller；setup time；stabilization time；analog integrated circuit
低压差线性稳压器(Low Drop-Out regulator，LDO)由于其低噪声、高电源纹波抑制比、低功耗、稳定性好、成本低[1-2]而得到广泛应用，已成为最具竞争力的电力解决方案之一。

作为一个重要的电路模块，LDO主要集成在片上系统、数字芯片和高性能模拟数字转换芯片中。

文章编号：2095-4980（2023）08-1059-06
收稿日期：2021-04-17；修回日期：2021-05-04
*通信作者：耿嘉蓉email:***********************
太赫兹科学与电子信息学报第 21 卷由于运算放大器很难在低压下工作，图1（a ）所示的传统模拟LDO 无法在低压下工作。

为了解决这个问题，Yasuyuki O 于2010年曾提出可实现低压操作的数字低压差线性稳压器(DLDO)[3]。

DLDO 的结构改变使得LDO 在超低供电电压下也可以有效地调节输出电压。

因此，DLDO 被广泛用于数字负载电路和低电源电压电路。

在传统的DLDO 中，如图1（b ）所示，由于电路直接采用比较器进行参考电压和反馈电压比较，将会限制瞬态响应的响应速度。

同时仅由单一积分器控制，调节输出电压时的速度是固定的。

然而在电路中，拥有不同积分值的积分器可能会导致系统过阻尼，也可能导致系统欠阻尼，甚至导致系统不稳定。

系统欠阻尼有振荡，其幅度逐渐减小；过阻尼没有振荡。

为了结合不同二阶电路响应状态的优点，摒弃缺点，本文提出了一种高速可调节的模型。

1　DLDO 电路模型
如图1(b)所示，DLDO 通常由3部分组成：ADC 输入部分；积分器部分；输出部分。

通常使用n 型衬底、p 沟道，靠空穴的流动运送电流的MOS 管(Positive channel Metal Oxide Semiconductor ，PMOS)开关阵列。

为了更好地理解整个电路的控制过程，并且基于Samantak G [4]所提出的DLDO 混合控制模型，提出一种基于时间数字转换器(TDC)[5-7]的DLDO 混合控制模型。

图2显示了DLDO 的混合控制模型。

该模型中的
TDC 信号转换器被建模为数字增益K TDC 和一个零阶保
持器的级联。

离散时间积分器，由比例积分控制系统
组成。

通过改变控制系统的比例系数(K P )和积分系数
K I ，从而达到调节系统的作用。

积分器的输出控制
PMOS 晶体管的导通或截止。

当U OUT 稳定在参考电压
U REF 时，积分器的输出将不会改变。

由于数字输出是
“0”和“1”阵列，因此取整模块必须确保PI 控制模块
的输出为整数，同时由于PMOS 阵列开启数量与数字
输出构成线性关系，将PMOS 阵列建模为代表单个
PMOS 晶体管输出电流的数字增益K DC 。

负载电阻R L 和
负载电容(C L )共同组成了负载电路。

由此可知，负载与PMOS 阵列的s 域模型为：
P (s )=K DC
1+s 2πF LOAD (1)
式中F LOAD =1
(R L //R PMOS )C L ，所以z 域所对应的P (z )
为：
Fig.1 Traditional LDO
图1 传统
LDO
Fig.2 System model of DLDO 图2 DLDO 的系统模型1060
第 8 期吕生平等：一种基于 PI 控制的数字低压差稳压器高速可调节模型
P (z )=2πK DC F LOAD z
z -exp(-2πF LOAD T s )(2)
其中T s =1F s ，T s 为采样时钟的周期，所以电路从U REF 到U OUT 的开环传递函数G (z )为：
G (z )=2πK DC F LOAD z z -exp(-2πF LOAD T s )()K P +K I T s
z -1(3)
2　电压传感器与 TDC 电路模型
电压传感器与TDC 模型是对参考文献中提出的TDC 模型的改进[5-9]。

在原有 TDC 架构的基础上，增加了一个电压传感器，实现模拟―时间―数字的信号转换。

在电压传感器与TDC 电路模型中，电路的操作包括2个阶段。

如图3所示：
1) 当时钟处于ϕ1相位时由U OUT 对电容C C 进行预充
电，此时电容C C 的电量变化值可以表示为：
（−p ）−(−ΔQ )=C C [U IL -(U IL -U OUT )]
(4)
式中：U IL 是TDC 模块的高触发电平；C C 为电容值。

2) 当时钟处于ϕ2相位时，由恒定电流源对电容C C
进行二次充电，使C C 两极电压线性升高，直到触发
TDC 中D 触发器。

因此U OUT 可以被转换为充电时间Δt ，
表示为：
D t =C C t U OUT (5)
同时，在如图4所示的TDC 模块中，在时钟处于T 2相位时，输入端接受数字“1”信号，由于相邻D 触发器之间存在buffer ，将会延迟数字“1”信号到达每个D 触发器的时间，直到电容C C 完成二次充电，D 触发器输出此时状态，完成了对U OUT 数字码N 的转换，表示为：
N =C C It d U OUT (6)
式中：t d 为每个buffer 的延迟时间；I 为恒定电流源充
电电流。

3　高速可调节电路模型
高速可调节电路模型是混合控制模型的改进。

在
原始架构的基础上增加了一个单刀双掷开关，该开关
由U REF 和U OUT 之间的误差控制。

在高速可调节电路模
型中，电路的操作包括2个阶段：a)当误差值小于参考误差电压（U e ）时，U OUT 迅速调整为U REF -U e 。

b)当误差值大于U e 时，U OUT 迅速稳定至U REF ，而不会产生振荡。

根据文献[10]中所提出对于PI 控制模块的系数控制，如图5所示，开始时，误差值较大，为快速到达基准电压附近，需要较大K I 系数，因此通过控制电路，选择大K I1系数；随着误差值减小，为减小过冲电压出现，控制电路选择较小的K I2系数，实现K I 参数的可调节功能。

由于在实际电路中，PI 控制部分为数字逻辑部分，所以相对于进行频率可调节和增益可调节，K I 参数的可调节更加容易做到。

4　参数选取
在第1节中提出的混合控制模型已经在Simulink 中实现。

通过混合控制模型，对模型中的参数进行选取。

所以对模型中不同的采样频率F s 的值绘制根轨迹图。

其他混合控制模型由表1给出。

不同F s 所对应的根轨迹图如图6所示，从图中可以看出，频率大的系统要更加稳定，频率小的系统逐渐趋于
不稳定。

Fig.3 Model of voltage sensor 图3
电压传感器模型Fig.4 Model of TDC 图4 TDC 模型1061
太赫兹科学与电子信息学报第 21 卷
5　测试结果
在第2节与第3节中提出的利用电压传感器的高速
可调节电路已经在Simulink 中实现。

通过第4节的参数
选取，可将高速可调节的模型参数定义为相同的值，
采样频率F s 选择50 MHz 。

只通过调节PI 控制中的K I 参
数将使电路的输出显示不同的结果。

首先对混合控制模型的K I 参数做根轨迹图，模型中所选取的采
样频率为F s =50 MHz 。

图7为测试模型中的K I 参数从3×107变化到7×107、步长为5×
106的零极点图。

所有K I 参数的系统模型的极点都在单位圆内，即
代表着所有系统模型都是稳定的。

随着K I 参数的增大，系统的稳
定性逐渐降低，由此可知较大的K I 参数会损害系统的稳定性。

从图8（a ）和图8（b ）可以发现，当PI 控制器的K I 参数不同时，
模型的输出将显示不同的结果。

从图8（a ）可以看出，当K I 参数较
大时，U OUT 可以更快地达到U REF ，但会产生过冲。

相反，从
图8（b ）可以看出，当K I 参数较小时，尽管U OUT 在相对较长的时间
内达到U REF ，但可以将其直接稳定在U REF 。

从图8（c ）可以看出，输出分为两级，第1级是从0 V 到0.6 V
的U OUT ，第2级是从0.6 V 到0.9 V 的U OUT 。

在此阶段，K I 参数为7×
107的电路在61 ns 后达到0.6 V ，而K I 参数为3×107的电路在96 ns 后
才可以达到0.6 V 。

可以看出，K I 参数为7×107的积分器的建立时
间比K I 参数为3×107的积分器的建立时间短，K I 参数为3×107的积
分器的建立时间是K I 参数为7×107的积分器和高速可调节模型的建
立时间的1.5倍。

在第2阶段，电路直接达到U REF ，没有任何过冲，但是K I 参数
为7×107的电路需要一段时间才能稳定在U REF 。

从图8中还可以看
出，在3种情况下，当U OUT 达到0.9 V 时，图8（a ）为391 ns ，图8（b ）
为376 ns ，图8（c ）为200 ns 。

与国内外不同设计方案比较见表2。

6　结论
本文提出了一种利用电压传感器实现数模转换的高速可调节
电路模型，该模型解决了在电路中只能单一调节的缺点，将不同
参数的调节电路组合在一起，将各种优点整合在一起。

如果PI
控Fig.5 High speed adjustable circuit model
图 5 高速可调节电路模型
表1 混合控制模型参数Table1 Parameters of mixed control model K P 1K TDC 25K DC 0.001R L /Ω10C L /nF
0.4
Fig.6 Root locus of the sampling frequency F s 图 6 采样频率F s
的根轨迹图Fig.7 Root locus of the K I parameters
图7 K I 参数的根轨迹图1062
第 8 期吕生平等：一种基于 PI 控制的数字低压差稳压器高速可调节模型制中的K I 参数较大时，则电路结果的建立时间较短，但会发生过冲，并且需要花费一些时间才能稳定下来。

K I 参数较小时，则电路的建立时间长，但是可以直接稳定下来。

在高速可调节电路模型中，第1级电路迅速达到U REF 的60%，建立时间是用K I 参数为3×107的积分器的模型的2/3。

第2级电路直接稳定，不会出现过冲，稳定时间相对于单一K I 参数的电路模型来说，都会小很多，与此同时不会产生过冲。

参考文献：
[1] MAGOD R,SUDA N,IVANOV V,et al. A low-noise output capacitorless low-dropout regulator with a switched-RC bandgap
reference [J ]. IEEE Transactions on Power Electronics, 2017,32(4):2856-2864.
[2] LU Yan,KI Winghung,PATRICK YUE C. 17.11 A 0.65 ns-response-time 3.01 ps FOM fully-integrated low-dropout regulator
with full-spectrum power-supply-rejection for wideband communication systems [C ]// IEEE International Solid-State Circuits Conference Digest of Technical Papers(ISSCC). San Francisco,CA:IEEE, 2014:306-307.
[ 3 ] OKUMA Y,ISHIDA K,RYU Y,et al. 0.5 V input digital LDO with 98.7% current efficiency and 2.7-μA quiescent current in
65 nm CMOS [C ]// IEEE Custom Integrated Circuits Conference 2010(CICC). San Jose,CA:IEEE, 2010:1-4.
[ 4 ] SAMANTAK G,YOUNGTAK L,SAAD B N,et al. Modeling and analysis of digital linear dropout regulators with adaptive control
for high efficiency under wide dynamic range digital loads [C ]// Design,Automation & Test in Europe Conference & Exhibition (DATE). Dresden,Germany:IEEE, 2014:1-6.
[5] JIAYOON Z R,CLAUDIA P,PAUL G,et al. A high-linearity digital-to-time converter technique:constant-slope charging [J ].
IEEE Journal of Solid-State Circuits, 2015,50(6):1412-1423.
[6] HANLI L,DEXIAN T,ZHENG S,et al. A sub-mW fractional-N ADPLL with FOM of −246 dB for iot applications [J ]. IEEE
Journal of Solid-State Circuits, 2018,53(12):3540-3552.
[7] HANLI L,DEXIAN T,ZHENG S,et al. A 0.98 mW fractional-N ADPLL using 10b isolated constant-slope DTC with FOM of
-246 dB for iot applications in 65 nm CMOS [C ]// IEEE International Solid-State Circuits Conference(ISSCC). San Francisco, CA,USA:IEEE, 2018:246-248.
[ 8 ] 周巍,钟超俐,陈俊,等. 高性能LDO 线性稳压器的设计[J ]. 电子元器件应用, 2010(7):57-58. (ZHOU Wei,ZHONG Chaoli,
CHEN Jun,et al. Design of high performance LDO linear voltage regulator [J ]. Application of Electronic Components, 2010(7):57-58.)
表2 已发表LDO 设计对比Table2 Comparison with published LDO designs
controller
U IN /V
U OUT /V
C load
over/undershoot voltage/mV
response time [11]PI 10.8220 pF 3006 μs [12]enhanced PI 0.84~1.240.6~1.0N/A 250360 ns proposed adaptive PI 10.90.4 nF 275
173 ns
Fig.8 Simulation results of K I parameters
图8 K I 参数的仿真结果图1063
太赫兹科学与电子信息学报第 21 卷
[9]OTSUGA K,ONOUCHI M,IGARASHI Y,et al. An on-chip 250 mA 40 nm CMOS digital LDO using dynamic sampling clock
frequency scaling with offset-free TDC-based voltage sensor[C]// IEEE International SOC Conference. Niagara Falls,NY:IEEE, 2012:11-14.
[10]祝熙彤,孙瑀擎,周诺,等. 电压模式Buck-Boost变换器变论域模糊PI控制[J]. 太赫兹科学与电子信息学报, 2020,18(6):
1141-1146. (ZHU Xitong,SUN Yuqing,ZHOU Nuo,et al. Fuzzy PI control in variable domain of voltage mode buck-boost converter[J]. Journal of Terahertz Science and Electronic Information Technology, 2020,18(6):1141-1146.)
[11]OJIMA N,NAKURA T,IIZUKA T,et al. A synthesizable digital low-dropout regulator based on voltage-to-time conversion[C]//
2018 IFIP/IEEE International Conference on Very Large Scale Integration(VLSI-SoC). Verona,Italy:IEEE, 2018:55-58.
[12]LIM C Y,MANDAL D,BAKKALOGLU B,et al. A 50 mA 99.2% peak current efficiency, 250 ns settling time digital low-dropout
regulator with transient enhanced PI controller[J]. IEEE Transactions on Very Large Scale Integration(VLSI) Systems, 2017,25
(8):2360-2370.
作者简介：
吕生平(2000-)，男，学士，主要研究方向为模拟集成电路设计.email:***************.
耿嘉荣(1997-)，女，硕士，工程师，主要研究方向为超大规模模拟集成电路设计.
张洪达(1997-)，男，硕士，工程师，主要研究方向为超大规模模拟集成电路设计.
陈志杰(1986-)，男，博士，副教授，主要研究方向为超大规模模拟集成电路设计.
[6]YOON H S,YOOK J M,KIM J C,et al. A broadband RLC matched GaN power amplifier using interposer-MMIC technology[J].
Microwave and Optical Technology Letters, 2020,62(3):32283⁃1-32283⁃5.
[7]ROBERG M,ZHANG J,FLYNT R R,et al. A 50 W CW 1~6 GHz GaN MMIC power amplifier module with greater than 30%
power added efficiency[C]// 2022 IEEE/MTT-S International Microwave Symposium-IMS. Denver,CO,USA:IEEE, 2022. doi:
10.1109/IMS37962.2022.9865433.
[8]QORVO. TGA2578:2~6 GHz 30 Watt GaN amplifier[DS/OL]. [2023-01-12]. https://.products(/P/TGA2578).
[9]CREE. CMPA2560025D:2.5-6 GHz 25 Watt GaN amplifier[DS/OL]. [2023-01-12]. https://.rf.cmpa2560025D.
[10]The 55th Research Institute of China Electronics Technology Group Corporation. CETC55-2~6 GHz PA WFDN020060-P43-1
[EB/OL]. [2023-01-12]. .
作者简介：
邬佳晟(1990-)，男，硕士，工程师，主要研究方向为微波、毫米波集成电路的设计制造.email: ****************.
蔡道民(1977-)，男，硕士，高级工程师，主要研究方向为功率芯片、光电器件.
（上接第1058页）1064。