逻辑门电路powerpoint介绍

VCC 3A
3B 3Y 4A 4B 4Y
VCC 2A 2B NC 2C 2D 2Y
14
13
12
11 10
9
8
14
13
12
11 10
9
8
74LS00 1 2 3 4 5 6 7 1 2 3
74LS20 4 5 6 7
1A
1B 1Y
2A 2B 2Y GND
1A 1B NC 1C 1D 1Y GND 74LS20 的引脚排列图
3.2 分立元件门电路
一、二极管的开关特性 + uD 二极管符号： 正极
i D ( mA)
IF
－
负极
Ui<0.5V时，二 极管截止，iD=0。
U BR
0
0.5 0.7
u D (V)
伏安特性
Ui>0.5V时， 二极管导通。
D + ui － 开关电路
D + + u ui =0V RL uoo － － ui =0V 时的等效电路
I BS = ui − uCES 5 − 0.3 = mA = 0.094mA βRc 50 × 1
I BS = 0.094mA
因为iB>IBS，三极管工作在 饱和状态。输出电压： uo＝UCES＝0.3V
因为0<iB<IBS，三极管工作在放大 状态。iC=βiB=50×0.03=1.5mA， 输出电压： uo=uCE=UCC-iCRc=5-1.5×1=3.5V
TSL门
+VCC(+5V) R1 3kΩ A T1 D E T2 R3 360Ω 电路结构 R5 3kΩ R2 750Ω T3 T4 T5 R4 100Ω A & Y EN 国标符号
Y
E
①E＝0时，二极管D导通，T1基极和T2基极均被钳制在低电平， 因而T2～T5均截止，输出端开路，电路处于高阻状态。 ②E＝1时，二极管D截止，TSL门的输出状态完全取决于输入信 号A的状态，电路输出与输入的逻辑关系和一般反相器相同，即： Y=A，A＝0时Y＝1，为高电平；A＝1时Y＝0，为低电平。 结论：电路的输出有高阻态、高电平和低电平3种状态。
Y
T5 1 2 3
74LS02 4 5 6 7
1Y 1B 1A 2Y 2B 3A GND 74LS02 的引脚排列图
①A、B中只要有一个为1，即高电平，如A＝1，则iB1就会经过T1集 电结流入T2基极，使T2、T5饱和导通，输出为低电平，即Y＝0。 ②A＝B＝0时，iB1、i'B1均分别流入T1、T'1发射极，使T2、T'2、T5均 截止，T3、T4导通，输出为高电平，即Y＝1。
TSL门的应用：
A 1 EN B 1 G2 EN E 1 (a) 多路开关 E G1 Y EN 1 EN 1 (b) 双向传输 E1 A1 E2 A2 (c) 单向总线 En An G2 EN A 1 G1 B G1 1 EN G2 1 Gn 1 总线
… EN
①作多路开关： ②信号双向传输： ③构成数据总线：让各门的控 E=0时，门G1使 E=0时信号向右 制端轮流处于低电平，即任何 能，G2禁止， 传送，B=A； 时刻只让一个TSL门处于工作 Y=A；E=1时， E=1时信号向左 状态，而其余TSL门均处于高 门G2使能，G1 传送，A=B 。 阻状态，这样总线就会轮流接 禁止，Y=B。 受各TSL门的输出。
+VCC(+5V) R1 3kΩ 2.1V
3.6V A 3.6V B
R2 750Ω + T2 0.3V T3
R4 100Ω T4
T1 + 0.7V R3 360Ω
+T 5 + R5 0.3V 0.7V 3kΩ - -
Y
②输入信号全为1：如uA=uB=3.6V 则uB1=2.1V，T2、T5导通，T3、T4截止 输出端的电位为： uY=UCES＝0.3V 输出Y为低电平。
5 − 0.7 iB = mA = 1mA 4 .3
Y=A
RD 20kΩ
+VDD +10V Y D B A 1 Y
A
G S
电路图
逻辑符号
①当uA＝0V时，由于uGS ＝uA＝0V，小于开启电压UT， 所以MOS管截止。输出电压为uY＝VDD＝10V。 ②当uA＝10V时，由于uGS＝uA＝10V，大于开启电压UT， 所以MOS管导通，且工作在可变电阻区，导通电阻很小， 只有几百欧姆。输出电压为uY≈0V。
TTL 与或非门电路
①A和B都为高电平（T2导通）、或C和D都为高电平（T‘2导通）时， T5饱和导通、T4截止，输出Y=0。 ②A和B不全为高电平、并且C和D也不全为高电平（T2和T‘2同时 截止）时，T5截止、T4饱和导通，输出Y=1。
Y = A⋅ B + C ⋅ D
与 门
A B
& AB ≥1
OC门
A B uB1 T1 T2 T3 R Y A B & Y1
+VCC
R Y
C D
& Y2 OC 门线与图
OC 与非门的电路结构
问题的提出：为解决一般TTL与非门不能线与而设计的。 接入外接电阻R后： ①A、B不全为1时，uB1=1V，T2、T3截止，Y=1。 Y = A⋅B ②A、B全为1时，uB1=2.1V，T2、T3饱和导通，Y=0。 外接电阻R的 VCC − U OL max ≤R≤ VCC − U OH min nI OH − mI IH 取值范围为： I OL − mI IL
1
Y=AB=AB
A B
&
Y
或 门
A B
A B
1 A+B
& ≥1 ≥1 Y
Y=A+B=A+B
A B
≥1
Y
门
A B
=1
Y
Y = A ⋅ B + A + B = A ⋅ B( A + B) = ( A + B )( A + B ) = A B + AB = A⊕ B
门及TSL门 3、OC门及 门及 门
+VCC
第三章 逻辑门电路
3. 1 概述 3.2 分立元件门电路 3.3 TTL集成门电路 TTL集成门电路 3.4 CMOS集成门电路 CMOS集成门电路 3.5 集成逻辑门电路的应用 *3.6 逻辑符号的等效变换 返回主目录 退出
3.1 概述
逻辑门电路：用以实现基本和常用逻辑运算的电子电 路。简称门电路。 基本和常用门电路有与门、或门、非门（反相器）、 与非门、或非门、与或非门和异或门等。 逻辑0和1： 电子电路中用高、低电平来表示。 获得高、低电平的基本方法：利用半导体开关元件 的导通、截止（即开、关）两种工作状态。
Y=AB
A B
&
Y
2、二极管或门
5V A D1 0V B D2 R Y
A
0 0 1 1
B
0 1 0 1
Y
0 1 1 1
3kΩ
uA uB
0V 0V 5V 0V 5V 0V
uY
0V 4 .3 V 4 .3 V 4 .3 V
D1 D2 截止 截止 截止 导通 导通 截止 导通 导通
Y=A+B
A B
≥1
Y
74LS00 的引脚排列图
74LS00内含4个2输入与非门， 74LS20内含2个4输入与非门。
非门、 2、TTL非门、或非门、与或非门、与门、或门及异或门 非门 或非门、与或非门、与门、 TTL非门
+VCC R1 3kΩ A T1 R2 750Ω T3 T2 R3 360Ω R5 3kΩ T4 R4 100Ω VCC 4A 4Y 5A 5Y 6A 6Y 14 13 12 11 10 9 8
Y
T5
74LS04 1 2 3 4 5 6 7
1A 1Y 2A 2Y 3A 3Y GND TTL 反相器电路 6 反相器 74LS04 的引脚排列图
①A=0时，T2、T5截止，T3、T4导通，Y=1。 ②A=1时，T2、T5导通，T3、T4截止，Y=0。
Y = A
TTL或非门
+VCC R1 T1 R'1 B T '1 T '2 TTL 或非门电路 R2 T3 A T2 R3 R5 T4 R4 VCC 3Y 3B 3A 4Y 4B 4A 14 13 12 11 10 9 8
D uo=+VDD S
四、 分立元件门电路
1、二极管与门
+VCC(+5V) R 3kΩ
A
0 0 1 1
B
0 1 0 1
Y
0 0 0 1
5V
D1 A D2 B
Y
0V
uA uB
0V 0V 0V 5V 5V 0V 5V 5V
uY
0.7V 0.7V 0.7V 5V
D1 D2 导通 导通 导通 截止 截止 导通 截止 截止
场效应管的开关特性 三 *、场效应管的开关特性 +VDD D G ui S
0 UT uGS(V) 0 iD (mA) iD (mA) uGS=10V 8V 6V
RD
ui
4V 2V uDS(V)
工作原理电路 截止状态 RD G ui<UT +VDD
转移特性曲线 导通状态 G ui>UT
输出特性曲线 +VDD RD D uo≈0 S
iB＞IBS 发射结正偏 集电结正偏 uBE>0，uBC>0 iC＝ICS uCE＝UCES＝ 0.3V 很小， 相当开关闭合
Rc Rb
b iB
+VCC iC uo c