静态存储器扩展实验报告
存储器扩展仿真实验报告
一、实验目的1. 理解存储器扩展的基本原理和方法。
2. 掌握位扩展和字扩展的技巧。
3. 利用仿真软件实现存储器扩展，并验证其功能。
二、实验环境1. 仿真软件：Logisim2. 硬件设备：电脑三、实验原理1. 存储器扩展的基本原理存储器扩展是指将多个存储器芯片组合在一起，以实现更大的存储容量或更高的数据位宽。
存储器扩展主要有两种方式：位扩展和字扩展。
（1）位扩展：当存储芯片的数据位小于CPU对数据位的要求时，可以通过位扩展方式解决。
位扩展时，将所有存储芯片的地址线、读写控制线并联后与CPU的地址线和读写控制线连接，各存储芯片的数据总线汇聚成更高位宽的数据总线与CPU的数据总线相连。
（2）字扩展：当存储芯片的存储容量不能满足CPU对存储容量的要求时，可以通过字扩展方式来扩展存储器。
字扩展时，将所有存储芯片的数据总线、读写控制线各自并联后与CPU数据总线、读写控制线相连，各存储芯片的片选信号由CPU高位多余的地址线译码产生。
2. 存储器扩展的方法（1）位扩展：选择合适的存储芯片，将多个存储芯片的数据总线并联，连接到CPU的数据总线上。
（2）字扩展：选择合适的存储芯片，将多个存储芯片的数据总线、读写控制线分别并联，连接到CPU的数据总线和读写控制线上。
同时，使用译码器产生片选信号，连接到各个存储芯片的片选端。
四、实验步骤1. 创建一个新的Logisim项目。
2. 在项目中添加以下模块：（1）存储芯片模块：选择合适的存储芯片，如RAM或ROM。
（2）译码器模块：根据存储芯片的数量和地址线的位数，选择合适的译码器。
（3）数据总线模块：根据位扩展或字扩展的要求，设置数据总线的位数。
（4）地址线模块：根据存储芯片的数量和地址线的位数，设置地址线的位数。
3. 连接各个模块：（1）将存储芯片的数据总线连接到数据总线模块。
（2）将存储芯片的地址线连接到地址线模块。
（3）将译码器的输出连接到各个存储芯片的片选端。
（4）将存储芯片的读写控制线连接到CPU的读写控制线上。
静态存储器扩展实验报告
静态存储器扩展实验报告静态存储器扩展实验报告⼀、实验⽬的1．掌握单⽚机系统中存储器扩展的⽅法；2．掌握单⽚机内部RAM和外部RAM之间数据传送的特点。
⼆、软件、硬件环境要软件、硬件环境要求1、软件环境要求Windows XP操作系统以及Keil C51 单⽚机集成开发环境。
2、硬件环境要求电脑⼀台，TD-51单⽚机系统。
三、实验内容编写实验程序，在单⽚机内部⼀段连续RAM 空间30H～3FH 中写⼊初值00H～0FH，然后将这16 个数传送到RAM 的0000H ～000FH 中，最后再将外部RAM 的0000H～000FH 空间的内容传送到⽚内RAM 的40H～4FH 单元中。
四、实验原理存储器是⽤来存储信息的部件，是计算机的重要组成部分，静态RAM 是由MOS 管组成的触发器电路，每个触发器可以存放1 位信息。
只要不掉电，所储存的信息就不会丢失。
因此，静态RAM⼯作稳定，不要外加刷新电路，使⽤⽅便。
但⼀般SRAM 的每⼀个触发器是由6个晶体管组成，SRAM 芯⽚的集成度不会太⾼，⽬前较常⽤的有6116（2K×8 位），6264（8K×8 位）和62256（32K×8位）。
本实验以62256为例讲述单⽚机扩展静态存储器的⽅法。
SST89E554RC 内部有1K 字节RAM，其中768 字节（00H～2FFH）扩展RAM 要通过MOVX指令进⾏间接寻址。
内部768 字节扩展RAM 与外部数据存储器在空间上重叠，这要通过AUXR 寄存器的EXTRAM 位进⾏切换，AUXR 寄存器说明如下：EXTRAM：内部/外部RAM 访问0：使⽤指令MOVX @Ri/@DPTR 访问内部扩展RAM，访问范围00H～2FFH，300H 以上的空间为外部数据存储器；1：0000H～FFFFH 为外部数据存储器。
AO：禁⽌/使能ALE0：ALE 输出固定的频率；1：ALE 仅在MOVX 或MOVC 指令期间有效。
静态存储器实验报告
静态存储器实验报告静态存储器实验报告引言静态存储器是计算机中重要的一部分，它用于存储和读取数据。
本实验旨在通过实际操作，深入了解静态存储器的原理和工作方式。
通过观察和分析实验结果，我们可以更好地理解计算机内存的工作原理，并且为日后的学习和研究打下基础。
实验目的本实验的主要目的是探究静态存储器的工作原理，并通过实际操作来验证理论知识。
具体的实验目标如下：1. 了解静态存储器的组成和结构；2. 掌握静态存储器的读写操作；3. 分析实验结果，深入理解静态存储器的工作原理。
实验器材与方法实验器材：1. 静态存储器芯片；2. 逻辑分析仪；3. 示波器；4. 电源供应器；5. 连接线等。
实验方法：1. 连接静态存储器芯片到逻辑分析仪和示波器上，确保信号传输的正确性；2. 使用逻辑分析仪和示波器监测存储器读写操作的时序信号；3. 进行一系列的读写操作，并记录实验数据；4. 分析实验结果，总结静态存储器的工作原理。
实验过程与结果在实验过程中，我们首先将静态存储器芯片正确连接到逻辑分析仪和示波器上，以确保信号传输的正确性。
然后，我们进行了一系列的读写操作，并使用逻辑分析仪和示波器监测了存储器读写操作的时序信号。
通过分析实验结果，我们观察到了以下几点：1. 静态存储器的读写操作是基于地址信号和数据信号的传输。
读操作时，通过给定地址信号，存储器将对应地址的数据输出；写操作时，通过给定地址信号和数据信号，存储器将对应地址的数据写入。
2. 存储器的读写操作需要一定的时间，这是由存储器芯片内部的电路结构和时序要求决定的。
我们通过示波器观察到了读写操作的时序信号，包括地址信号和数据信号的传输时间。
3. 存储器的读写操作是可靠的，我们进行了多次读写操作，并观察到了一致的实验结果。
讨论与分析通过本次实验，我们深入了解了静态存储器的工作原理和操作方法。
静态存储器是计算机内存的重要组成部分，它的性能和可靠性对计算机的整体性能有着重要影响。
微机原理实验---存储器的扩展实验
深圳大学实验报告课程名称：_____________ 微机计算机设计__________________实验项目名称：静态存储器扩展实验______________学院：_________________ 信息工程学院____________________专业：_________________ 电子信息工程____________________指导教师：____________________________________________报告人：________ 学号：2009100000班级：＜1＞班实验时间：_______ 2011.05. 05实验报告提交时间：2011. 05. 31教务处制一、实验目的1. 了解存储器扩展的方法和存储器的读/ 写。
2. 掌握CPU寸16位存储器的访问方法。
二、实验要求编写实验程序，将OOOOH H OOOFH共16个数写入SRAM的从0000H起始的一段空间中，然后通过系统命令查看该存储空间，检测写入数据是否正确。
三、实验设备PC 机一台，TD-PITE 实验装置或TD-PITC 实验装置一套。
四、实验原理1、存储器是用来存储信息的部件，是计算机的重要组成部分，静态RAM是由MOS 管组成的触发器电路，每个触发器可以存放1 位信息。
只要不掉电，所储存的信息就不会丢失。
此，静态RAM工作稳定，不要外加刷新电路，使用方便。
2、本实验使用两片的62256芯片，共64K字节。
本系统采用准32位CPU具有16 位外部数据总线，即D0 D1、…、D15,地址总线为BHE^(#表示该信号低电平有效)、BLE#、A1、A2、…、A20。
存储器分为奇体和偶体，分别由字节允许线BH四和BLE#选通。
存储器中，从偶地址开始存放的字称为规则字，从奇地址开始存放的字称为非规则字。
处理器访问规则字只需要一个时钟周期，BH即和BLE #同时有效，从而同时选通存储器奇体和偶体。
静态随机存储器实验报告
静态随机存储器实验报告1. 背景静态随机存储器(SRAM)是一种用于存储数据的半导体器件。
与动态随机存储器(DRAM)相比，SRAM速度更快、功耗更低，但成本更高。
SRAM通常用于高速缓存、寄存器文件和数据延迟线等需要快速访问的应用。
本实验旨在通过设计和实现一个简单的SRAM电路来深入了解SRAM的工作原理和性能特点。
2. 设计和分析2.1 SRAM基本结构SRAM由存储单元组成，每个存储单元通常由一个存储电容和一个存储转换器(存储反转MOSFET)组成。
存储电容用于存储数据位，存储转换器用于读取和写入数据。
存储单元按照空间布局进行编址，每个存储单元都有一个唯一的地址。
地址线和控制线用于选择要读取或写入的存储单元。
SRAM还包括写入电路、读取电路和时钟控制电路等。
2.2 SRAM工作原理在SRAM中，数据是以二进制形式存储。
写入操作通过将所需的位值写入存储电容来完成。
读取操作通过将控制信号应用到存储单元和读取电路上来完成。
读取操作的过程如下： 1. 选择要读取的存储单元，将其地址输入到地址线上； 2. 控制信号使存储单元的存储转换器进入放大模式，将存储电容中的电荷放大到可观测的输出电压； 3. 读取电路将放大后的信号恢复到合适的电平，供外部电路使用。
写入操作的过程如下： 1. 选择要写入的存储单元，将其地址输入到地址线上； 2. 控制信号使存储单元的存储转换器进入写入模式； 3. 将数据位的值输入到写入电路； 4. 控制信号触发写入电路将输入的值写入存储电容。
2.3 SRAM性能指标SRAM的性能指标主要包括存储体积、访问速度、功耗和稳定性。
存储体积是指存储单元和控制电路的总体积，通常以平方毫米(㎡)为单位衡量。
访问速度是指读写操作的平均时间。
它受到电路延迟、线材电容和电阻等因素的影响。
功耗是指SRAM在正常操作期间消耗的总功率，通常以毫瓦(mW)为单位衡量。
功耗由静态功耗和动态功耗组成，其中静态功耗是在存储器处于静止状态时消耗的功率，动态功耗是在读取和写入操作期间消耗的功率。
静态存储器扩展实验
深圳大学实验报告课程名称：微机原理与接口技术实验项目名称：静态存储器扩展实验学院：专业：指导教师：报告人：学号：班级：实验时间：实验报告提交时间：教务处制实验目的与要求1. 了解存储器扩展的方法和存储器的读/写。
2. 掌握CPU 对16位存储器的访问方法。
实验环境：PC 机一台，TD-PITE 实验装置或TD-PITC 实验装置一套，示波器一台。
实验内容编写实验程序，将0000H ～000FH 共16个数写入SRAM 的从0000H 起始的一段空间中，然后通过系统命令查看该存储空间，检测写入数据是否正确。
实验原理存储器是用来存储信息的部件，是计算机的重要组成部分，静态RAM 是由MOS 管组成的触发器电路，每个触发器可以存放1位信息。
只要不掉电，所储存的信息就不会丢失。
因此，静态RAM 工作稳定，不要外加刷新电路，使用方便。
但一般SRAM 的每一个触发器是由6个晶体管组成，SRAM 芯片的集成度不会太高，目前较常用的有6116（2K ×8位），6264（8K ×8位）和62256（32K ×8位）。
本实验平台上选用的是62256，两片组成32K ×16位的形式，共64K 字节。
62256的外部引脚图如图4.1所1234567891020191817161514131211DAC 0832CSWR1AGND D3D2D1D0VREF RFB DGNDVCC ILE WR2XREF D4D5D6D7IOUT2IOUT1示。
本系统采用准32位CPU ，具有16位外部数据总线，即D0、D1、…、D15，地址总线为BHE ＃（＃表示该信号低电平有效）、BLE ＃、A1、A2、…、A20。
存储器分为奇体和偶体，分别由字节允许线BHE ＃和BLE ＃选通。
存储器中，从偶地址开始存放的字称为规则字，从奇地址开始存放的字称为非规则字。
处理器访问规则字只需要一个时钟周期，BHE ＃和BLE ＃同时有效，从而同时选通存储器奇体和偶体。
静态随机存储器实验实验报告
静态随机存储器实验实验报告摘要：本实验通过对静态随机存储器(SRAM)的实验研究，详细介绍了SRAM的工作原理、性能指标、应用领域以及实验过程和结果。
实验使用了仿真软件，搭建了SRAM电路，通过对不同读写操作的观察和分析，验证了SRAM的可靠性和高速性。
一、引言静态随机存储器(SRAM)是一种常用的存储器类型，被广泛应用于计算机系统和其他电子设备中。
它具有存储速度快、数据可随机访问、易于控制等优点，适用于高速缓存、寄存器堆以及其他要求高速读写和保持稳定状态的场景。
本实验旨在通过设计和搭建SRAM电路，深入理解SRAM的工作原理和性能指标，并通过实验验证SRAM的可靠性和高速性。
二、实验设备和原理1. 实验设备本实验使用了以下实验设备和工具：- 电脑- 仿真软件- SRAM电路模块2. SRAM原理SRAM是由静态触发器构成的存储器，它的存储单元是由一对交叉耦合的反相放大器构成。
每个存储单元由6个晶体管组成，分别是两个传输门、两个控制门和两个负反馈门。
传输门被用于读写操作，控制门用于对传输门的控制，负反馈门用于保持数据的稳定状态。
SRAM的读操作是通过将存储单元的控制门输入高电平，将读取数据恢复到输出端。
写操作是通过将数据线连接到存储单元的传输门，将写入数据传输到存储单元。
三、实验过程和结果1. 设计电路根据SRAM的原理和电路结构，我们设计了一个8位的SRAM 电路。
电路中包括8个存储单元和相应的读写控制线。
2. 搭建电路通过仿真软件，我们将SRAM电路搭建起来，连接好各个线路和电源。
确保电路连接正确无误。
3. 进行实验使用仿真软件中提供的读写操作指令，分别进行读操作和写操作。
观察每个存储单元的输出情况，并记录数据稳定的时间。
4. 分析实验结果根据实验结果，我们可以得出以下结论：- SRAM的读操作速度较快，可以满足高速读取的需求。
- SRAM的写操作也较快，但需要保证写入数据的稳定性和正确性。
静态随机存储器实验实验报告
静态随机存储器实验实验报告一、实验目的本次静态随机存储器实验的目的在于深入了解静态随机存储器（SRAM）的工作原理、存储结构和读写操作，通过实际操作和数据观测，掌握 SRAM 的性能特点和应用方法，并培养对数字电路和存储技术的实践能力和问题解决能力。
二、实验原理静态随机存储器（SRAM）是一种随机存取存储器，它使用触发器来存储数据。
每个存储单元由六个晶体管组成，能够保持数据的状态，只要电源不断电，数据就不会丢失。
SRAM 的读写操作是通过地址线选择存储单元，然后通过数据线进行数据的读取或写入。
读操作时，被选中单元的数据通过数据线输出；写操作时，数据通过数据线输入到被选中的单元。
三、实验设备与材料1、数字电路实验箱2、静态随机存储器芯片（如 6116 等）3、示波器4、逻辑分析仪5、导线若干四、实验步骤1、连接实验电路将静态随机存储器芯片插入实验箱的相应插槽。
按照实验原理图，使用导线连接芯片的地址线、数据线、控制线与实验箱上的控制信号源和数据输入输出端口。
2、设置控制信号通过实验箱上的开关或旋钮，设置地址线的输入值，以选择要操作的存储单元。
设置读写控制信号，确定是进行读操作还是写操作。
3、进行写操作当读写控制信号为写时，通过数据输入端口输入要写入的数据。
观察实验箱上的相关指示灯或示波器，确认数据成功写入存储单元。
4、进行读操作将读写控制信号切换为读。
从数据输出端口读取存储单元中的数据，并与之前写入的数据进行对比，验证读取结果的正确性。
5、改变地址，重复读写操作更改地址线的值，选择不同的存储单元进行读写操作。
记录每次读写操作的数据，分析存储单元的地址与数据之间的对应关系。
6、使用逻辑分析仪观测信号将逻辑分析仪连接到实验电路的相关信号线上，如地址线、数据线和控制信号线。
运行逻辑分析仪，捕获读写操作过程中的信号波形，分析信号的时序和逻辑关系。
五、实验数据与结果1、记录了不同地址下写入和读取的数据，如下表所示：｜地址｜写入数据｜读取数据｜｜｜｜｜｜ 0000 ｜ 0101 ｜ 0101 ｜｜ 0001 ｜ 1010 ｜ 1010 ｜｜ 0010 ｜ 1100 ｜ 1100 ｜｜ 0011 ｜ 0011 ｜ 0011 ｜｜｜｜｜2、通过逻辑分析仪观测到的读写控制信号、地址信号和数据信号的波形图，清晰地展示了读写操作的时序关系。
静态存储器扩展实验报告记录
静态存储器扩展实验报告记录————————————————————————————————作者：————————————————————————————————日期：深圳大学实验报告课程名称：微机原理与接口技术实验项目名称：静态存储器扩展实验学院：信息工程学院专业：电子信息工程指导教师：周建华报告人：洪燕学号：2012130334 班级：电子3班实验时间：2014/5/21实验报告提交时间：2014/5/26教务部制一．实验目的与要求：1. 了解存储器扩展的方法和存储器的读/写。
2. 掌握CPU 对16位存储器的访问方法。
二．实验设备PC 机一台，TD-PITE 实验装置或TD-PITC 实验装置一套，示波器一台。
三．实验原理存储器是用来存储信息的部件，是计算机的重要组成部分，静态RAM 是由MOS 管组成的触发器电路，每个触发器可以存放1位信息。
只要不掉电，所储存的信息就不会丢失。
因此，静态RAM 工作稳定，不要外加刷新电路，使用方便。
但一般SRAM 的每一个触发器是由6个晶体管组成，SRAM 芯片的集成度不会太高，目前较常用的有6116（2K ×8位）， 图4.1 62256引脚图 6264（8K ×8位）和62256（32K ×8位）。
本实验平台上选 用的是62256，两片组成32K ×16位的形式，共64K 字节。
62256的外部引脚图如图4.1所示。
本系统采用准32位CPU ，具有16位外部数据总线，即D0、D1、…、D15，地址总线为BHE ＃（＃表示该信号低电平有效）、BLE ＃、A1、A2、…、A20。
存储器分为奇体和偶体，分别由字节允许线BHE ＃和BLE ＃选通。
存储器中，从偶地址开始存放的字称为规则字，从奇地址开始存放的字称为非规则字。
处理器访问规则字只需要一个时钟周期，BHE ＃和BLE ＃同时有效，从而同时选通存储器奇体和偶体。
存储器扩展实验报告
存储器扩展实验报告存储器扩展实验报告引言：存储器是计算机系统中至关重要的组成部分，对于数据的存储和读取起着至关重要的作用。
在计算机科学领域中，存储器扩展是一项重要的技术，可以提高计算机系统的性能和容量。
本实验旨在通过对存储器扩展的探索和实践，深入了解存储器的工作原理和扩展方法。
一、存储器的基本原理存储器是计算机中用于存储和检索数据的硬件设备。
它可以分为主存储器和辅助存储器两种类型。
主存储器是计算机系统中最重要的存储器，它用于存储正在运行的程序和数据。
辅助存储器则用于存储大量的数据和程序，常见的辅助存储器包括硬盘、光盘和闪存等。
二、存储器的扩展方法存储器的扩展方法有很多种，本实验主要探索两种常见的扩展方法：内存条扩展和虚拟内存扩展。
1. 内存条扩展内存条扩展是通过增加计算机内部的内存条数量来扩展存储器容量的方法。
在实验中，我们使用了两根相同规格的内存条，将其插入计算机主板上的内存插槽中，从而增加了系统的内存容量。
通过这种扩展方法，我们可以提高计算机的运行速度和处理能力。
2. 虚拟内存扩展虚拟内存是一种将计算机内存和硬盘空间结合起来使用的技术。
在实验中，我们通过调整计算机系统的虚拟内存设置，将部分数据和程序存储在硬盘上，从而扩展了存储器的容量。
虚拟内存的扩展方法可以有效地提高计算机的性能和运行效率。
三、实验过程与结果在实验中，我们首先进行了内存条扩展的实践。
通过将两根内存条插入计算机主板上的内存插槽中，我们成功地扩展了计算机的内存容量。
在进行实际操作时，我们注意到计算机的运行速度明显提高，程序的加载和执行时间也大大缩短。
接着，我们进行了虚拟内存扩展的实验。
通过调整计算机系统的虚拟内存设置，我们将部分数据和程序存储在硬盘上。
在实际操作中，我们发现虚拟内存的扩展使得计算机可以同时运行更多的程序，且不会出现内存不足的情况。
这大大提高了计算机的运行效率和多任务处理能力。
四、实验总结与心得通过本次实验，我们深入了解了存储器的工作原理和扩展方法。
静态随机存储器实验报告
静态随机存储器实验报告一、实验目的本次实验旨在通过搭建静态随机存储器电路，了解其基本原理和操作流程，并掌握静态随机存储器的读写操作。
二、实验原理1. 静态随机存储器（Static Random Access Memory，简称SRAM）是一种使用触发器作为存储单元的半导体存储器。
与动态随机存储器（Dynamic Random Access Memory，简称DRAM）相比，SRAM 具有更快的读写速度和更低的功耗。
2. SRAM通常由若干个存储单元组成，每个存储单元包含一个触发器和一个选择开关。
选择开关用于控制读写操作。
3. 在SRAM中，读操作和写操作都需要先将地址信号送入地址译码器中进行译码，然后将译码结果送入选择开关中。
对于读操作，选择开关将对应地址处的数据输出到数据总线上；对于写操作，则将数据输入到对应地址处。
1. 按照电路图搭建SRAM电路，并连接上电源和示波器。
2. 将地址信号输入到地址译码器中，并将译码结果送入选择开关中。
3. 进行读操作：将读使能信号输入到选择开关中，并观察示波器上的输出波形。
可以看到，对应地址处的数据被输出到了数据总线上。
4. 进行写操作：将写使能信号输入到选择开关中，并将需要写入的数据输入到对应地址处。
再次进行读操作，可以看到读出的数据已经被更新为新写入的数据。
四、实验结果与分析1. 实验中，我们成功搭建了SRAM电路，并进行了读写操作。
2. 通过观察示波器上的波形，可以看到SRAM具有快速响应和稳定性好等特点。
3. 实验结果表明，SRAM在存储器中具有重要作用，在计算机系统中得到广泛应用。
通过本次实验，我们深入了解了SRAM的基本原理和操作流程，并掌握了其读写操作方法。
同时，也加深了对存储器在计算机系统中的重要性认识。
存储器的扩展实验总结
存储器的扩展实验总结：
一、实验目的
本次实验旨在通过实际操作，深入了解存储器的扩展原理和方法，掌握存储器扩展的基本技能，提高对计算机存储系统的认识和理解。
二、实验原理
存储器扩展主要涉及地址线的扩展和数据线的扩展。
通过增加地址线和数据线的数量，可以增加存储器的容量。
此外，还可以采用位扩展、字扩展和字位同时扩展的方法来扩展存储器。
三、实验步骤
1.准备实验材料：包括存储器芯片、地址线、数据线等。
2.搭建实验电路：将存储器芯片与地址线和数据线连接，形成完整的存储器扩展电路。
3.初始化存储器：对存储器进行初始化操作，设置初始地址和数据。
4.读取和写入数据：通过地址线和数据线，对存储器进行读取和写入操作。
5.验证结果：比较写入的数据与读取的数据，确保数据的正确性。
四、实验结果
通过实验，我们成功实现了存储器的扩展，并验证了数据的正确性。
实验结果表明，通过增加地址线和数据线的数量，可以有效地扩展存储器的容量。
五、实验总结
通过本次实验，我们深入了解了存储器的扩展原理和方法，掌握了存储器扩展的基本技能。
同时，我们也认识到在实际应用中，需要根据具体需求选择合适的扩展方法，以确保存储器的容量和性能满足要求。
此外，我们还应注意数据的正确性和稳定性，确保存储器的可靠性和稳定性。
大学计算机组成与体系结构课件-实验 存储器扩展实验报告
20XX年复习资料大学复习资料专业：班级：科目老师：日期：实验报告课程名称计算机组成原理与汇编语言实验项目名称存储器扩展实验班级与班级代码实验室名称（或课室）专业计算机科学与技术任课教师刘辉学号：姓名：实验日期：年月日广东商学院教务处制姓名实验报告成绩评语：项目得分实验报告完整性实验报告格式实验结果正确性实验分析情况实验过程总分指导教师（签名）年月日实验实验6 存储器扩展实验（虚拟实验室）一、实验目的掌握静态存储随机存储器RAM的工作特性、读写方法掌握静态存储随机存储器RAM的扩展方法二、实验设备74LS20XXXX8 ，74LS273组件各一片，静态存储器MEMORY 620XXXX6组件两片(每个芯片是2k×8。
在本实验中只使用8位地址，因此实际使用容量256字节)，单脉冲一个,开关若干，灯泡若干。
三、实验原理本实验所用的静态存储器由两片620XXXX6（各2K × 8）构成，其数据线接至数据开关，地址线由地址锁存器（74LS373）给出。
因地址寄存器为8位，接入620XXXX6的地址A7-A0，而高三位A8-A20XXXX接地，所以每个芯片实际容量为256字节。
620XXXX6有三个控制线：CE（片选线）、OE（读线）、WE（写线）。
本实验中将OE常接地（即OE=0），这样，当CE=0、WE=0时进行读操作，CE=0、WE=1时进行写操作。
其中片选信号CE本实验中由译码器给出。
四、实验步骤1. 选择实验设备：根据实验原理，将所需要的组件从组件列表中拖到实验设计流程栏中。
2. 搭建实验流程：将已选择的组件进行连线, 74LS273的0―7号输入引脚（数据端）、9号引脚（复位端）分别接到开关上，8号引脚接单脉冲信号，20XXXX-20XXXX号输出引脚接到两片静态MEMORY的A0~A7号地址输入引脚。
两片静态MEMORY的高3位地址输入引脚A8~20XXXX统一置0，由开关控制，使每片存储器实际容量为256个字节，两片则是520XXXX字节（两片共需地址9位Adr0~Adr8）。
存储器扩展实验
实验说明
教学计算机存储器系统由ROM RAM两个 教学计算机存储器系统由ROM 和RAM两个 存储区组成， 芯片（ 存储区组成，分别由 EPROM 芯片（或 EEPROM芯片 芯片） RAM芯片构成 TEC芯片构成。 EEPROM芯片）和 RAM芯片构成。TEC-XP 教学计算机中还安排了另外几个存储器 器件插座， 器件插座，可以插上相应存储器芯片以 完成存储器容量扩展的教学实验。 完成存储器容量扩展的教学实验。
17
总结
58c65p（EEPROM） 58c65p（EEPROM）芯片在读写的过程中 需要一定的时间大约为1ms 不能够采用A 1ms， 需要一定的时间大约为令在其上编写程序（A命令写入的指令可 能占有多个存储单元写入），但可以通过D 能占有多个存储单元写入），但可以通过D ），但可以通过 命令写入内容（ 命令为字写入）。 ）。但是该 命令写入内容（D命令为字写入）。但是该 芯片能够在断电重启后仍能保存数据。 芯片能够在断电重启后仍能保存数据。
8
实验准备步骤（ 实验准备步骤（续）
2．将扩展芯片右边的插针按下列方式短接： 将扩展芯片右边的插针按下列方式短接： 芯片右上方的标有“WE” 将 EXTROML 芯片右上方的标有“WE”和 A11”的插针下面两个短接， “A11”的插针下面两个短接，将它右边 标有“TEC”“/CS”“FPGA” ”“/CS”“FPGA 标有“TEC”“/CS”“FPGA”的三个插 针左边两个短接，标有XTROMLCS XTROMLCS的插针 针左边两个短接，标有XTROMLCS的插针 短接， 短接，标有 TEC”“OE”“GND”“ FPGA” ”“OE”“GND “TEC”“OE”“GND”“ FPGA”的四个 插针上边一排左边的两个短接； 插针上边一排左边的两个短接；
存储器扩展实验报告
一、实验目的1. 了解存储器的结构及其与CPU的连接方式。
2. 掌握存储器的位扩展、字扩展和字位扩展方法。
3. 通过实际操作，加深对存储器扩展原理的理解，提高动手实践能力。
二、实验原理存储器扩展是计算机硬件设计中常见的技术，目的是为了满足系统对存储容量的需求。
存储器扩展主要分为位扩展、字扩展和字位扩展三种方式。
1. 位扩展：当存储芯片的数据位小于CPU对数据位的要求时，可以通过位扩展来解决。
位扩展是将多个存储芯片的数据总线并联，形成一个更高位宽的数据总线，与CPU的数据总线相连。
2. 字扩展：当存储芯片的存储容量不能满足CPU对存储容量的要求时，可以通过字扩展来解决。
字扩展是将多个存储芯片的数据总线、读写控制线并联，形成一个更大容量的存储器，与CPU的数据总线、读写控制线相连。
3. 字位扩展：字位扩展是位扩展和字扩展的结合，既能扩展存储容量，又能扩展数据位宽。
三、实验设备1. 实验箱2. 逻辑分析仪3. 逻辑门电路4. 实验指导书四、实验步骤1. 搭建存储器扩展电路（1）根据实验要求，选择合适的存储芯片，如SRAM、ROM等。
（2）根据存储芯片的规格，确定存储器的容量、数据位宽和地址线位数。
（3）根据存储器的容量和位宽，计算所需的存储芯片数量。
（4）搭建存储器扩展电路，包括存储芯片、地址译码器、数据线、读写控制线等。
2. 仿真实验（1）使用逻辑分析仪观察存储器扩展电路的信号波形。
（2）通过实验指导书提供的测试程序，对存储器进行读写操作。
（3）观察逻辑分析仪的信号波形，分析存储器扩展电路的工作情况。
3. 分析实验结果（1）根据实验结果，验证存储器扩展电路是否满足实验要求。
（2）分析存储器扩展电路的优缺点，提出改进措施。
五、实验结果与分析1. 实验结果通过实验，搭建了存储器扩展电路，实现了存储器的位扩展、字扩展和字位扩展。
逻辑分析仪的信号波形显示，存储器扩展电路工作正常，满足实验要求。
2. 实验分析（1）位扩展：通过位扩展，实现了存储器数据位宽的增加，满足了CPU对数据位宽的要求。
静态存储器扩展实验报告
静态存储器扩展实验报告深圳大学实验报告课程名称：微机原理与接口技术实验项目名称：静态存储器扩展实验学院：信息工程学院专业：电子信息工程指导教师：周建华报告人：洪燕学号：2012130334 班级：电子3班实验时间：2014/5/21实验报告提交时间：2014/5/26教务部制一．实验目的与要求：1. 了解存储器扩展的方法和存储器的读/写。
2. 掌握CPU 对16位存储器的访问方法。
二．实验设备PC 机一台，TD-PITE 实验装置或TD-PITC 实验装置一套，示波器一台。
三．实验原理存储器是用来存储信息的部件，是计算机的重要组成部分，静态RAM 是由MOS 管组成的触发器电路，每个触发器可以存放1位信息。
只要不掉电，所储存的信息就不会丢失。
因此，静态RAM 工作稳定，不要外加刷新电路，使用方便。
但一般SRAM 的每一个触发器是由6个晶体管组成，SRAM芯片的集成度不会太高，目前较常用的有6116（2K ×8位）， 图4.1 62256引脚图 6264（8K ×8位）和62256（32K ×8位）。
本实验平台上选A14A12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615VCC WE A13A8A9A11OE A10CS D7D6D5D4D362256用的是62256，两片组成32K ×16位的形式，共64K 字节。
62256的外部引脚图如图4.1所示。
本系统采用准32位CPU ，具有16位外部数据总线，即D0、D1、…、D15，地址总线为BHE ＃（＃表示该信号低电平有效）、BLE ＃、A1、A2、…、A20。
存储器分为奇体和偶体，分别由字节允许线BHE ＃和BLE ＃选通。
存储器中，从偶地址开始存放的字称为规则字，从奇地址开始存放的字称为非规则字。
处理器访问规则字只需要一个时钟周期，BHE ＃和BLE ＃同时有效，从而同时选通存储器奇体和偶体。
存储器扩展及读写实验
华北电力大学实验报告||实验名称存储器扩展及读写实验课程名称微机原理||一、实验目的1、通过阅读并调试示例程序，完成程序设计题，熟悉静态RAM的扩展方法。
2、了解8088与存储器的连接，掌握扩展存储器的读写方法。
3、熟悉proteus的基本操作。
二、实验内容设计扩展存储器电路的硬件连接图并编制程序，将字母‘A~Z’循环存入6216扩展RAM中，然后再检查扩展存储器中的内容。
三、实验过程1、实验材料：8086、74HC04、74HC08、74HC32、74LS138、74LS373、6116。
2、源代码：CODE SEGMENTASSUME CS:CODESTART:MOV AX,8000HMOV DS,AXMOV BX,0MOV AL,41HMOV CX,100HL1:MOV [BX],ALINC ALINC BXCMP AL,5BHJNZ L2MOV AL,41HL2:LOOP L1JMP $CODE ENDSEND START3、硬件电路图二第一次搭载的硬件电路图如图二所示，图二与图一的区别之处如红框所示，在图一中，入口地址为8000h，则AL中内容可以成功写入扩展存储器内，在图二中，将入口地址改为0000h，则AL中内容不能成功写入扩展图三在图三中，AL中没有成功写入存储器中的原因有：1、我忘了将总线的引脚AD[0..15]和A[16..19]引出。
2、在设置引脚M/IO的label时，将两个需要连接的引脚分别设置成了‘M/IO’和‘M/I0’。
一时的疏忽害我查了好久的错。
图四正确结果如图四所示。
采用两片6216芯片，采用全译码法，扩展存储器地址空间范围为0000:8000H~0000:8FFFH，共4KB的内存空间。
六、实验心得三次实验完成下来，我的编程技术有较大的提升，对于微机有更深的理解。
微机原理和接口技术，涉及到了软件和硬件两个方面，这还是完成大学第一次软硬件的综合实验，以前的学习总是要么电路要么高级语言，二者分离，对硬件和软件的理解总是受限在一定层次。
存储器的扩容实验报告
一、实验目的1. 了解存储器的基本组成和原理；2. 掌握存储器扩容的方法和步骤；3. 熟悉存储器读写操作的过程；4. 培养动手实践能力和团队协作精神。
二、实验原理存储器是计算机系统中用于存储数据和指令的重要部件，包括只读存储器（ROM）和随机存储器（RAM）。
本实验主要针对RAM进行扩容，通过使用SRAM 6116芯片扩展AT89C51单片机的RAM存储器。
1. SRAM 6116芯片：具有8KB存储容量，采用静态存储器技术，可进行读写操作。
2. AT89C51单片机：具有8KB内部RAM，通过外部扩展可以增加存储容量。
3. 译码器：用于将AT89C51单片机的地址信号转换为SRAM 6116芯片的地址信号。
4. 读写控制信号：用于控制存储器的读写操作。
三、实验仪器与设备1. 实验平台：AT89C51单片机实验板、SRAM 6116芯片、译码器、连接线等。
2. 仿真软件：Proteus。
四、实验步骤1. 硬件连接：将AT89C51单片机、SRAM 6116芯片、译码器等硬件连接到实验板上，确保各芯片的地址线、数据线、控制线连接正确。
2. 软件设计：使用Proteus软件对实验电路进行仿真，编写程序实现对SRAM6116芯片的读写操作。
3. 编写程序：（1）初始化AT89C51单片机，设置波特率、中断等参数。
（2）编写SRAM 6116芯片的读写函数，实现数据的读写操作。
（3）编写主程序，通过AT89C51单片机向SRAM 6116芯片写入数据，然后读取数据，验证存储器扩容是否成功。
4. 仿真实验：在Proteus软件中运行程序，观察实验结果，分析存储器读写操作的正确性。
五、实验结果与分析1. 实验结果：通过仿真实验，成功实现了AT89C51单片机对SRAM 6116芯片的读写操作，验证了存储器扩容的正确性。
2. 分析：（1）通过使用SRAM 6116芯片扩展AT89C51单片机的RAM存储器，成功将存储容量扩展至8KB。
4.1静态存储器扩展实验
存储器中，从偶地址开始存放的字称为规则字，从奇地址开始存放的字称为非规则字。处理器访问规则字只需要一个时钟周期，BHE＃和BLE＃同时有效，从而同时选通存储器奇体和偶体。处理器访问非规则字却需要两个时钟周期，第一个时钟周期BHE＃有效，访问奇字节；第二个时钟周期BLE＃有效，访问偶字节。处理器访问字节只需要一个时钟周期，视其存放单元为奇或偶，而BHE＃或BLE＃有效，从而选通奇体或偶体。写规则字和非规则字的简单时序图如图4.2所示。
INC SI
INC SI
LOOPAA1
图4.4 SRAM实验接线图
MOV AX,4C00H
INT 21H;程序终止
STARTENDP
CODEENDS
END START
1.实验接线图如图4.4所示，按图接线。
2.编写实验程序，经编译、链接无误后装入系统。
3.先运行程序，待程序运行停止。
4.通过D命令查看写入存储器中的数据：
从该实验了解规则字与非规则字的存储方法的汇编代码的编写，以及存储方式字节型或者字型存储方式的不同实现方法。
指导教师批阅意见：
成绩评定：
指导教师签字：
年月日
备注：
D8000：0000回车，即可看到存储器中的数据，应为0001、0002、…、000F共16个字。
5.改变实验程序，按非规则字写存储器，观察实验结果。
运行结束后，使用D命令查看写入存储器的数据为
6.改变实验程序，按字节方式写存储器，观察实验现象。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
静态存储器扩展实验报告告圳大学实验报深
微机原理与接口技术
课程名称：
静态存储器扩展实验实验项目名称：
信息工程学院学院：
专业：电子信息工程
指导教师：周建华
32012130334 学号：班级：电子洪燕报告人：班
2014/5/21 实验时间：
实验报告提交时间：2014/5/26 教务部制．
一．实验目的与要求：
1. 了解存储器扩展的方法和存储器的读/写。
2. 掌握CPU对16位存储器的访问方法。
二．实验设备
PC机一台，TD-PITE实验装置或TD-PITC实验装置一套，示波器一台。
三．实验原理VCC28A141WE27A122A1326A73A8254A6存储器是用来存储信息的A924A55A1123A46OE22A3762256A10218A2CS209A1部件，是计算机的重要组成部D719A010D618D011D517D112D416D213D315GND14管组成的是由MOS分，静态RAM触发器电路，每个触发器可以存放1位
信息。
只要不掉电，所储存的信息就不会丢失。
因此，静态RAM工作稳定，不要外加刷新电路，使用方便。
但一般SRAM 的每一个触发器是由6个晶体管组成，SRAM
芯片的集成度不会太高，目前较常用的有6116（2K×8位），图4.1 62256引脚图6268位）622532位。
本验平台上选．
用的是62256，两片组成32K×16位的形式，共64K字节。
62256的外部引脚图如图4.1所示。
本系统采用准32位CPU，具有16位外部
数据总线，即D0、D1、…、D15，地址总线为BHE＃（＃表示该信号低电平有效）、BLE ＃、A1、A2、…、A20。
存储器分为奇体和偶体，分别由字节允许线BHE＃和BLE＃选通。
存储器中，从偶地址开始存放的字称为规则字，从奇地址开始存放的字称为非规则字。
处理器访问规则字只需要一个时钟周期，BHE＃和BLE＃同时有效，从而同时选通存储器奇体和偶体。
处理器访问非规则字却需要
两个时钟周期，第一个时钟周期BHE＃有效，访问奇字节；第二个时钟周期BLE＃有效，
访问偶字节。
处理器访问字节只需要一个时钟周期，视其存放单元为奇或偶，而BHE＃
或BLE＃有效，从而选通奇体或偶体。
写规
则字和非规则字的简单时序图如图4.2所示。
CS#WRDAT D15:D
CS#WR#DATA D15:D8D7:D0
图4.2 写规则字（左）和非规则字（右）
简
单时序图
实验单元电路图
1111D8D0D0D01212A01010D9A0D1D1A0A0D113913A19D10A1D2D2A1A1D215A28815D11D3D3A2A2A2D316A37716D12A3D4D4A3D4A3176A4176D13D5A4D5A4A4D5185185A5D14A5D6A
5A5D6D6194419A6D15D7D7A6A6A6D73A73A7A7A7
2525A8A8A8A8RD24A9222422OEOEA9A9A9RD27A102121WE27WEWRA10A10A10WE2323A11A11A11A1120A122220CSA12A12A12CS2626A13A13A13A1328VCCVCC11A1428VCCA14VCC
A14A14GND14GND14VSSVSS62256(2)62256(1)74LS3241BHEBLE6352CS74LS32
图4.3 SRAM单元电路图
实验程序清单（MEM1.ASM）XA1A0....SEGMENT STACK SSTACK ..A14XA15DW 32 DUP(?) ENDS SSTACK D0XD0..SEGMENT CODE ....系SRAM PROC FAR START XD7D7统XD8D8 ASSUME CS:CODE 总单....元; MOV
AX, 8000H ..线D15XD15
存储器扩展空间段地址BLE#BLE#
MOV DS, AX BHE#BHE#
MOV SI, 0000H AA0: MWR#WR
; 数据首地址 MRD#RD
MOV CX, 0010H MY0CS
MOV AX, 0000H MOV [SI], AX AA1: INC AX INC SI INC SI AA1 LOOP
实验接线图4.4 SRAM 图MOV AX,4C00H INT 21H ; 程序终止ENDP START ENDS CODE END START
四．方法、步骤：
1. 实验接线图如图4.4所示，按图接线。
2. 编写实验程序，经编译、链接无误后装入系统。
3. 先运行程序，待程序运行停止。
4. 通过D命令查看写入存储器中的数据：D8000：0000 回车，即可看到存储器中的数据，应为0001、0002、…、000F共16个字。
五．实验内容：
编写实验程序，将0000H～000FH共16个数写入SRAM的从0000H起始的一段空间中，
然后通过系统命令查看该存储空间，检测写入
数据是否正确。
六．实验过程与结果：
七．数据分析：
（1）由实验代码可得：此实验完成的将连续的16个数据存入地址由80000H到800A0这段内存中；
）由结果可得，最C由最初001000A0H变
0000由最初S0000变为
成功实现了16个数的存入；
（3）此实验中SRAM有15根地址线，16根数据线，将SRAM的15根地址线与系统总线的低15位相连，系统其他的地址线用作静态
存储器的片选信号
（4）存储器的扩展的关键在于存储器的地址线和系统地址总线的连接，还有片选
信号由系统剩余的地址线经过译码器产生，对于数据线一般存储器和系统都能一一对
应上；
深圳大学学生实验报告用纸八．实验结论：
指导教师批阅意见：
成绩评定：
指导教师签字：
年．
备注：
注：1、报告内的项目或内容设置，可根据
实际情况加以调整和补充。
2、教师批改学生实验报告时间应在学生提日内。
10交实验报告时间后。